講演名 2002/5/17
疑似差動方式を用いた10bit 30MSample/s低消費電力パイプラインA/D変換器
宮崎 大輔, 古田 雅則, 川人 祥二,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では疑似差動方式に基づく低消費電力A/D変換器について報告する。提案する疑似差動アーキテクチャは低電圧、低消費電力で構成するために非常に有効な手段であり、全差動回路と同様に電源やデジタル回路からの同相ノイズを除去する能力を持つ。また、新たに容量クロス結合S/H回路を考案し、この回路によって、高い帯域のアナログ信号のサンプリングを可能とする。これらの新しい回路技術を用いた試作チップにおいて、10ビット分解能、30MSample/sの動作において、低電圧動作(2V)で低消費電力(16mW)、そして十分な精度(SNDR=56dB@fin=2MHz)を実現した。
抄録(英) A 10b 30MS/s low-power CMOS pipeline A/D converter(ADC) is described. The ADC using a pseudo differential architecture with a capacitor cross-coupled sample-and-hold(S/FI) circuit consumes only 16mW with a single 2.0V supply. The chip is fabricated in a standard 0.3-μm 2-poly 3-metal CMOS technology. The ADC achieves the signal-to-noise-and-distortion ratio(SNDR) of 54dB at Nyquist.
キーワード(和) パイプラインA/D変換器 / S/H回路 / 低消費電力 / 疑似差動方式 / 容量クロス結合
キーワード(英) Pipelined A/D Converter / S/H Circuit / Low-power / Pseudo-differential
資料番号 ICD2002-31
発行日

研究会情報
研究会 ICD
開催期間 2002/5/17(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 疑似差動方式を用いた10bit 30MSample/s低消費電力パイプラインA/D変換器
サブタイトル(和)
タイトル(英) Using a Pseudo Differential Architecture
サブタイトル(和)
キーワード(1)(和/英) パイプラインA/D変換器 / Pipelined A/D Converter
キーワード(2)(和/英) S/H回路 / S/H Circuit
キーワード(3)(和/英) 低消費電力 / Low-power
キーワード(4)(和/英) 疑似差動方式 / Pseudo-differential
キーワード(5)(和/英) 容量クロス結合
第 1 著者 氏名(和/英) 宮崎 大輔 / Daisuke MIYAZAKI
第 1 著者 所属(和/英) 静岡大学 電子工学研究所
Research Institute of Electronics, Shizuoka University
第 2 著者 氏名(和/英) 古田 雅則 / Masanori FURUTA
第 2 著者 所属(和/英) 静岡大学 電子科学研究科
Graduate School of Electronic Science and Technology, Shizuoka University
第 3 著者 氏名(和/英) 川人 祥二 / Shoji KAWAHITO
第 3 著者 所属(和/英) 静岡大学 電子工学研究所
Research Institute of Electronics, Shizuoka University
発表年月日 2002/5/17
資料番号 ICD2002-31
巻番号(vol) vol.102
号番号(no) 83
ページ範囲 pp.-
ページ数 6
発行日