| 講演名 | 2002/5/16 A Single-Chip MPEG-2 Codec Based on Customizable Media Microprocessor 道中 秀治, 石渡 俊一, 山影 朋夫, 坪井 芳郎, 島沢 貴美, 北沢 倫子, 矢萩 邦彦, 武田 英樹, 大上 晃弘, 児玉 知也, 松本 展, 亀井 貴之, 宮森 高, 大友 吾一, 松井 正貴, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 3.8M gateを72mm^2に集積した1チップリアルタイムMPEG2 MP@MLコーデックについて記述する。これは異種マルチプロセッサアーキテクチャを持ち、基本命令セットは同一であるがそれぞれ異なるカスタマイズを施した6個のマイクロプロセッサが、ビデオ、オーディオといった特定のタスクを同時実行する。ディジタルメディア処理用に開発されたこのマイクロプロセッサは、このアーキテクチャ特有のVLIW拡張やDSP拡張といったさまざまな拡張を提供している。これらの拡張を活用することでこのチップは、ビデオ、オーディオ、システムのエンコードとデコードをリアルタイムに同時実行する。 |
| 抄録(英) | A single-chip MPEG2 MP@ML codec, integrating 3.8M gates on 72 mm^2 die, is described. It has heterogeneous multiprocessor architecture in which six microprocessors with the same instruction set but different customization execute specific tasks such as video, audio etc. concurrently. The microprocessor, developed for digital media processing, provides various extensions such as VLIW one and DSP one inherent in its architecture. Making full use of the extensions, the chip executes video, audio and system encoding and decoding concurrently in real time. |
| キーワード(和) | MPEG2 MP@MLコーデック / 異種マルチプロセッサアーキテクチャ / カスタマイザブルマイクロプロセッサアーキテクチャ / メディアマイクロプロセッサ / ハードウェア・シフトウエア開発ツール |
| キーワード(英) | MPEG2 MP@ML codec / heterogeneous multiprocessor architecture / customizable microprocessor architecture / media microprocessor / hardware and software development tool |
| 資料番号 | ICD2002-20 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/5/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | A Single-Chip MPEG-2 Codec Based on Customizable Media Microprocessor |
| サブタイトル（和） | |
| タイトル（英） | A Single-Chip MPEG-2 Codec Based on Customizable Media Microprocessor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MPEG2 MP@MLコーデック / MPEG2 MP@ML codec |
| キーワード(2)（和/英） | 異種マルチプロセッサアーキテクチャ / heterogeneous multiprocessor architecture |
| キーワード(3)（和/英） | カスタマイザブルマイクロプロセッサアーキテクチャ / customizable microprocessor architecture |
| キーワード(4)（和/英） | メディアマイクロプロセッサ / media microprocessor |
| キーワード(5)（和/英） | ハードウェア・シフトウエア開発ツール / hardware and software development tool |
| 第 1 著者 氏名（和/英） | 道中 秀治 / Shuji Michinaka |
| 第 1 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 石渡 俊一 / Shunichi Ishiwata |
| 第 2 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 山影 朋夫 / Tomoo Yamakage |
| 第 3 著者 所属（和/英） | 株式会社東芝研究開発センター Research and Development Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 坪井 芳郎 / Yoshiro Tsuboi |
| 第 4 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 島沢 貴美 / Takayoshi Shimazawa |
| 第 5 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 北沢 倫子 / Tomoko Kitazawa |
| 第 6 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 矢萩 邦彦 / Kunihiko Yahagi |
| 第 7 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 武田 英樹 / Hideki Takeda |
| 第 8 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 9 著者 氏名（和/英） | 大上 晃弘 / Akihiro Oue |
| 第 9 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 10 著者 氏名（和/英） | 児玉 知也 / Tomoya Kodama |
| 第 10 著者 所属（和/英） | 株式会社東芝研究開発センター Research and Development Center, Toshiba Corporation |
| 第 11 著者 氏名（和/英） | 松本 展 / Nobu Matsumoto |
| 第 11 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 12 著者 氏名（和/英） | 亀井 貴之 / Takayuki Kamei |
| 第 12 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 13 著者 氏名（和/英） | 宮森 高 / Takashi Miyamori |
| 第 13 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 14 著者 氏名（和/英） | 大友 吾一 / Goichi Ootomo |
| 第 14 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 15 著者 氏名（和/英） | 松井 正貴 / Masataka Matsui |
| 第 15 著者 所属（和/英） | 株式会社東芝 セミコンダクター社SoC研究開発センター SoC Reseach & Development Center, Semiconductor Company, Toshiba Corporation |
| 発表年月日 | 2002/5/16 |
| 資料番号 | ICD2002-20 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 82 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |