| 講演名 | 2002/5/16 低電力クロック制御を有するCPUのFPGA化 広津 鉄平, 島村 光太郎, 藤田 良, 栃尾 達哉, 藤井 基継, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | FPGAプロトタイピングは、組み込みシステムの開発期間短縮に有効な手段である。しかし、低電力CPUコア内蔵SoC(System on a Chip)を用いた組み込みシステムに、FPGAプロトタイピングを適用する場合、低電力クロック制御を有するCPUのFPGA化が困難であった。そこで、我々はGated Clockの自動生成、およびモジュールスタンバイ信号の分配を行うことにより、低電力クロック制御のFPGA化障害を取り除いた。また一つのFPGAに搭載できない規模の論理を複数FPGAに分割して実装した。以上の手法を適用して、低電力CPUコア内蔵SoCのFPGA化を行った。 |
| 抄録(英) | FPGA Prototyping is an efficient way to shorten the development time of an embedded system. But we can't apply this method to the embedded system including low-power CPU, because it is difficult to synthesize a low-power CPU to FPGA. We develop the way to synthesize a low-power CPU to FPGA using auto-generation of gated clocks and distribution of module stand-by signals. A large scale hardware description of SoC(System on a Chip) including a low-power CPU is automatically divided into some parts and mapped into multi-FPGA device. |
| キーワード(和) | FPGA / プロトタイピング / 検証 / 低電力 / CPU |
| キーワード(英) | FPGA / Prototyping / Verification / Low-Power / CPU |
| 資料番号 | ICD2002-16 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/5/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低電力クロック制御を有するCPUのFPGA化 |
| サブタイトル（和） | |
| タイトル（英） | FPGA Prototyping of Low-Power CPU with Gated Clock Control |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | プロトタイピング / Prototyping |
| キーワード(3)（和/英） | 検証 / Verification |
| キーワード(4)（和/英） | 低電力 / Low-Power |
| キーワード(5)（和/英） | CPU / CPU |
| 第 1 著者 氏名（和/英） | 広津 鉄平 / Teppei HIROTSU |
| 第 1 著者 所属（和/英） | 株式会社日立製作所 日立研究所 Hitachi Research Lab., Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 島村 光太郎 / Kotaro SHIMAMURA |
| 第 2 著者 所属（和/英） | 株式会社日立製作所 日立研究所 Hitachi Research Lab., Hitachi, Ltd. |
| 第 3 著者 氏名（和/英） | 藤田 良 / Ryo FUJITA |
| 第 3 著者 所属（和/英） | 株式会社日立製作所 日立研究所 Hitachi Research Lab., Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 栃尾 達哉 / Tatsuya TOCHIO |
| 第 4 著者 所属（和/英） | 株式会社日立製作所 半導体グループ Semiconductor & Integrated Circuits, Hitachi, Ltd. |
| 第 5 著者 氏名（和/英） | 藤井 基継 / Motostugu FUJII |
| 第 5 著者 所属（和/英） | 株式会社日立製作所 半導体グループ Semiconductor & Integrated Circuits, Hitachi, Ltd. |
| 発表年月日 | 2002/5/16 |
| 資料番号 | ICD2002-16 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 82 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |