講演名 2003/2/28
ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
小椋 清孝, 森下 賢幸, 大曽根 隆志,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 現在開発中である動的再構成可能なMPEGプロセッサの構成と,再構成演算要素である機能ブロックの設計結果について報告する.パイプライン処理回路を動的に形成するための構成として,ブロックアーキテクチャを提案した.機能ブロックについて,Xilinx社のFPGAであるXCV-2000Eをターゲットとして設計を行なった.
抄録(英) In this report, the structure of dynamically reconfigurable MPEG processor we developed and the result of design of the functional blocks as reconfigurable unit are shown. The block architecture is proposed as reconfigurable structure for pipeline processing. The functional blocks are designed on Xilinx FPGA XCV-2000E.
キーワード(和) 動的再構成可能 / MPEGプロセッサ / ブロックアーキテクチャ / パイプライン処理
キーワード(英) Dynamically Reconfigurable / MPEG / MPEG processor / block architecture / pipeline processing
資料番号 VLD2002-160,ICD2002-225
発行日

研究会情報
研究会 ICD
開催期間 2003/2/28(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ(システムオンシリコン設計技術並びにこれを活用したVLSI)
サブタイトル(和)
タイトル(英) Dynamically Reconfigurable MPEG Processor with Block Architecture
サブタイトル(和)
キーワード(1)(和/英) 動的再構成可能 / Dynamically Reconfigurable
キーワード(2)(和/英) MPEGプロセッサ / MPEG
キーワード(3)(和/英) ブロックアーキテクチャ / MPEG processor
キーワード(4)(和/英) パイプライン処理 / block architecture
第 1 著者 氏名(和/英) 小椋 清孝 / Kiyotaka KOMOKU
第 1 著者 所属(和/英) 岡山県立大学情報工学部
Faculty of Computer Science and System Engineering, Okayama Prefectural University
第 2 著者 氏名(和/英) 森下 賢幸 / Takayuki MORISHITA
第 2 著者 所属(和/英) 岡山県立大学情報工学部
Faculty of Computer Science and System Engineering, Okayama Prefectural University
第 3 著者 氏名(和/英) 大曽根 隆志 / Takashi OHZONE
第 3 著者 所属(和/英) 岡山県立大学情報工学部
Faculty of Computer Science and System Engineering, Okayama Prefectural University
発表年月日 2003/2/28
資料番号 VLD2002-160,ICD2002-225
巻番号(vol) vol.102
号番号(no) 686
ページ範囲 pp.-
ページ数 6
発行日