| 講演名 | 2003/2/28 SIMD型プロセッサコア向けHW/SW分割におけるSIMD型演算最適化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 太刀掛 宏一, 宮岡 祐一郎, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | SIMD型演算は算術演算,シフト演算および飽和演算によって構成される.算術演算,シフト演算および飽和演算はSIMD型演算の部分演算と呼ばれる.部分演算の全てを1クロックサイクル内で実行する場合,処理は高速であるが演算を実行するSIMD型演算器の構成が複雑となる.一方,各々の部分演算をそれぞれに対応したSIMD型演算器に割り当てることで各々のSIMD型演算器構成を簡略化することができるが,アプリケーション実行時間は増加する.本稿では,SIMD型プロセッサコア向けHW/SW分割におけるSIMD型演算最適化手法を提案する.プロセッサコアが各々のSIMD型演算を1クロックサイクルで実行すると仮定したアプリケーションおよび時間制約を入力する.提案手法はアプリケーション中の一つのSIMD型演算を2つのビット拡張付き算術演算およびシフト付きビット縮小演算に分割する.時間制約を満たす間分割を続けることでプロセッサコアのハードウェアコストを削減する.計算機実験により提案手法を評価し結果を報告する. |
| 抄録(英) | A SIMD operation is composed of an arithmetic operation, a shift operation, and a saturation operation. They are called sub-operations. By executing all the sub-operations in a SIMD operation in one clock cycle, we can execute an application in a short time, but its corresponding functional unit in a processor core needs a complex configuration. By assigning all sub-operations to their respective functional unit, we can simplify a configuration of a SIMD functional unit, but it takes much execution time. This paper proposes a SIMD operation optimization algorithm in HW/SW partitioning for SIMD processor cores. Given an application program and a timing constraint, we assume an initial processor core which executes all the sub-operations in each SIMD operation in one clock cycle. Then, the algorithm divides a complex SIMD operation into two arithmetic operations with the bit extending operation and one bit extracting operation with the shift operation one by one. By repeating this process while a timing constraint is satisfied, a total cost of a processor core can be reduced. The experimental results show effectiveness of the algorithm. |
| キーワード(和) | HW-SW協調合成 / HW-SW分割 / SIMD型演算最適化 / SIMD型命令 / SIMD型演算器 |
| キーワード(英) | HW-SW cosynthesis / HW-SW partitioning / SIMD operation optimization / SIMD instruction / SIMD functional unit |
| 資料番号 | VLD2002-157,ICD2002-222 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SIMD型プロセッサコア向けHW/SW分割におけるSIMD型演算最適化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A SIMD operation optimization algorithm in HW/SW partitioning for SIMD processor cores |
| サブタイトル（和） | |
| キーワード(1)（和/英） | HW-SW協調合成 / HW-SW cosynthesis |
| キーワード(2)（和/英） | HW-SW分割 / HW-SW partitioning |
| キーワード(3)（和/英） | SIMD型演算最適化 / SIMD operation optimization |
| キーワード(4)（和/英） | SIMD型命令 / SIMD instruction |
| キーワード(5)（和/英） | SIMD型演算器 / SIMD functional unit |
| 第 1 著者 氏名（和/英） | 太刀掛 宏一 / Koichi TACHIKAKE |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 宮岡 祐一郎 / Yuichiro MIYAOKA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2003/2/28 |
| 資料番号 | VLD2002-157,ICD2002-222 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 686 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |