講演名 | 2003/1/24 超高密度薄型基板を用いた高性能FCBGA 下戸 直典, 菊池 克, 本多 広一, 方 慶一郎, 馬場 和宏, 松井 孝二, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 多ピンLSIパッケージの高性能化、高密度化、低コスト化を実現する超高密度薄型基板技術(Multi-Layer Thin-Substrate, MLTS)を用いた高性能FCBGA(Flip-Chip Ball Grid Array)を開発した。金属板上に高密度多層配線層をまず形成し、組立工程で金属板を除去し、高密度多層配線層を超薄型基板として適用しパッケージングすることが本技術の特徴である。今回、プロトタイプの試作検討により、高密度多層配線層の形成、良好なフリップチップ実装性、さらには優れたパッケージ信頼性などを実証した。 |
抄録(英) | We developed a high-performance FCBGA (Flip-Chip Ball Grid Array) based on Multi-Layer Thin-Substrate (MLTS) Packaging Technology in order to meet the strong demand for high-density, high-performance, and low-cost LSI Packages. The important feature is that, only a high-density, high-performance multi-layer thin-substrate structure remains by removing a metal plate after mounting an LSl chip. We successfully developed a high-density FCBGA prototype based on ouf MLTS packaging technology. The prototype's excellent long-term reliability was also demonstrated through a series of tests conducted on it. |
キーワード(和) | フリップチップ / BGA / 多ピン / 高密度 / 多層敗戦 / パッケージ基板 |
キーワード(英) | flip chip / BGA / high pin count / high density / multi layer / packaging substrate |
資料番号 | CPM2002-158,ICD2002-203 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2003/1/24(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 超高密度薄型基板を用いた高性能FCBGA |
サブタイトル(和) | |
タイトル(英) | High-Performance FCBGA based on Multi-Layer Thin-Substrate Packaging Technology |
サブタイトル(和) | |
キーワード(1)(和/英) | フリップチップ / flip chip |
キーワード(2)(和/英) | BGA / BGA |
キーワード(3)(和/英) | 多ピン / high pin count |
キーワード(4)(和/英) | 高密度 / high density |
キーワード(5)(和/英) | 多層敗戦 / multi layer |
キーワード(6)(和/英) | パッケージ基板 / packaging substrate |
第 1 著者 氏名(和/英) | 下戸 直典 / Tadanori SHIMOTO |
第 1 著者 所属(和/英) | 日本電気株式会社機能材料研究所 Functional Materials Research Laboratories, NEC Corporation |
第 2 著者 氏名(和/英) | 菊池 克 / Katsumi KIKUCHI |
第 2 著者 所属(和/英) | 日本電気株式会社機能材料研究所 Functional Materials Research Laboratories, NEC Corporation |
第 3 著者 氏名(和/英) | 本多 広一 / Hirokazu HONDA |
第 3 著者 所属(和/英) | NECエレクトロニクス株式会社実装技術事業部 Packaging and Testing Engineering Division, NEC Electronics Corporation |
第 4 著者 氏名(和/英) | 方 慶一郎 / Keiichiro KATA |
第 4 著者 所属(和/英) | NECエレクトロニクス株式会社実装技術事業部 Packaging and Testing Engineering Division, NEC Electronics Corporation |
第 5 著者 氏名(和/英) | 馬場 和宏 / Kazuhiro BABA |
第 5 著者 所属(和/英) | 日本電気株式会社機能材料研究所 Functional Materials Research Laboratories, NEC Corporation |
第 6 著者 氏名(和/英) | 松井 孝二 / Koji MATSUI |
第 6 著者 所属(和/英) | 日本電気株式会社機能材料研究所 Functional Materials Research Laboratories, NEC Corporation |
発表年月日 | 2003/1/24 |
資料番号 | CPM2002-158,ICD2002-203 |
巻番号(vol) | vol.102 |
号番号(no) | 623 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |