| 講演名 | 2002/10/17 BDDサイズに着目したPCA-Chip2のための変数順序決定手法 湯浅 隆史, 冨田 明彦, 泉 知論, 尾上 孝雄, 中村 行宏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | PLD(Programmable Logic Device)のひとつの発展としてPCA(Plastic Cell Architecture)が提案されている.我々はPCAを実現するためのデバイスとしてPCA-Chip2を試作し,またPCA-Chip2上に所望の機能を実現するための設計環境やPCAの応用についても研究開発をすすめている.機能を回路として埋め込むにあたり,PCA-Chip2では,回路規模が変数の順序に大きく依存する.そこで本稿では変数順序を置換することにより,回路規模の削減をはかる.各部分回路の論理埋め込みの前処理としてBDDノード数に着目した入力変数順序の置換を行い,部分回路同士の接続関係を考慮して出力変数順序の置換を行う.本手法をビタビ復号器に適用することで,手法適用前と比べて回路規模が82%削減された. |
| 抄録(英) | Plastic Cell Architecture (PCA) is one of extensions of Programmable Logic Devices (PLDs). We have proposed a device PCA-Chip2 and a design automation environment for PCA-Chip2. In the design process, the target function is decomposed into some simple subfunctions and each of them is mapped into the device as a circuit called an object. The size of an object strongly depends on the order of its input variable. The objective of this paper is the reduction of the whole circuit size generated. The order of the input variables is permuted based on the BDD size as a preprocessing of the mapping process and the order of the output variables from an object is permuted for the reduction of the number of the objects. The proposed approach achieves 82% reduction of the total area. |
| キーワード(和) | PCA / LUTアレイ型PLD / 変数順序 / BDD / 論理埋め込み |
| キーワード(英) | Plastic Cell Architecture / LUT-Array-Based PLD / variable order / BDD / Technology Mapping |
| 資料番号 | ICD2002-110 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2002/10/17(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | BDDサイズに着目したPCA-Chip2のための変数順序決定手法 |
| サブタイトル（和） | |
| タイトル（英） | An Approach for Variable Ordering for PCA-Chip2 based on the BDD Size |
| サブタイトル（和） | |
| キーワード(1)（和/英） | PCA / Plastic Cell Architecture |
| キーワード(2)（和/英） | LUTアレイ型PLD / LUT-Array-Based PLD |
| キーワード(3)（和/英） | 変数順序 / variable order |
| キーワード(4)（和/英） | BDD / BDD |
| キーワード(5)（和/英） | 論理埋め込み / Technology Mapping |
| 第 1 著者 氏名（和/英） | 湯浅 隆史 / Takafumi YUASA |
| 第 1 著者 所属（和/英） | 京都大学情報学研究科通信情報システム専攻 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ |
| 第 2 著者 氏名（和/英） | 冨田 明彦 / Akihiko TOMITA |
| 第 2 著者 所属（和/英） | 京都大学情報学研究科通信情報システム専攻:(現)株式会社日立製作所 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ.:(Present address)Hitachi, Ltd |
| 第 3 著者 氏名（和/英） | 泉 知論 / Tomonori IZUMI |
| 第 3 著者 所属（和/英） | 京都大学情報学研究科通信情報システム専攻 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ |
| 第 4 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 4 著者 所属（和/英） | 大阪大学情報科学研究科情報システム工学専攻 Information Systems Eng., Graduate School of Information Sd. and Tech., Osaka Univ |
| 第 5 著者 氏名（和/英） | 中村 行宏 / Yukihiro NAKAMURA |
| 第 5 著者 所属（和/英） | 京都大学情報学研究科通信情報システム専攻 Dept. of Communications and Computer Eng., Graduate School of Informatics, Kyoto Univ |
| 発表年月日 | 2002/10/17 |
| 資料番号 | ICD2002-110 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 401 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |