| 講演名 | 2004/9/20 回路シミュレーションの立上げと物理設計CADの実用化(<特集>プロセス・デバイス・回路シミュレーション及び一般) 秋濃 俊郎, |
|
|---|---|---|
| PDFダウンロードページ | PDFダウンロードページへ | |
| 抄録(和) | 松下電子工業で,設計現場のニーズに基づいて,主に次の三つのCAD開発に携わった.第一として,MOSFET集積回路専用の回路シミュレータを1973年に自社開発した.このシミュレータは,設計部門によるMOSFET集積回路全品種の新規回路の検証に必ず使われるという状況までに成長した.第二として,セル・ベース設計における海外顧客との開発プロジェクトにおいて,顧客が論理シミュレータで検証したネットリストと,設計部門がカスタム設計したセル間の配線レイアウトとの間で,それらの接続の一致を確認する配線レイアウト設計検証プログラムを1980年に開発した.同時に,ポリシリコンを含む配線レイアウトからその抵抗と容量を計算し,一つのフリップフロップ(f-f)から次のf-fまでの信号伝播パスにおける遅延計算プログラムを開発した.第三として,スタンダードセル自動配置配線プログラムを1986年に開発し,実用化した.そのフロアプランとグローバル配線及びセル配置ではシミュレーテッド・アニーリング法を使った.その後松下電器産業に転勤し,第四として主に携わったSASIMIワークショップでは,1989年の大阪における第1回から企画に加わり,1997年に近畿大学へ異動した後も,各面で深く係わるチャンスに恵まれた.2003年の広島における第11回ではジェネラル・チェアを務めた. | |
| 抄録(英) | Being based on designer's needs. I had been mainly involved by the following three CAD developments at Matsushita Electronics Corporation. Firstly, a circuit simulator special for MOSFET integrated circuits was developed in 1973. This simulator accomplished a final practice to regularly verify the characteristics of new circuits in all MOSFET integrated circuits. Secondly, the verification program of layout design was developed to verify a connectivity correspondence between customer's net-lists based on logic simulation and interconnect layout data by our designers with a certain oversea customer in 1980. Also, the program of delay calculation along a signal propagation path from one flip-flop (f-f) to other f-f was developed to count the values of resistances and capacitances of the interconnection layout data. Thirdly, the automatic standard-cell layout program of placement and routing was developed in 1 986. The method of Simulated Annealing was adopted for floor-planning, global wiring and placement. After transferring to Matsushita Electric Industrial, I was fourthly involved in SASIMI workshop since 1^| SASIMI2003 in Hiroshima. | |
| キーワード(和) | 回路シミュレータ / 物理設計検証 / シミュレーテッド・アニーリング法 / SASIMIワークショップ | |
| キーワード(英) | Circuit Simulator / Physical Design Verification / Simulated Annealing Method / SASIMI Workshop | |
| 資料番号 | VLD2004-35,SDM2004-159 | |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/9/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 回路シミュレーションの立上げと物理設計CADの実用化(<特集>プロセス・デバイス・回路シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Establishing Circuit Simulation and Practicing CAD on Physical Design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路シミュレータ / Circuit Simulator |
| キーワード(2)（和/英） | 物理設計検証 / Physical Design Verification |
| キーワード(3)（和/英） | シミュレーテッド・アニーリング法 / Simulated Annealing Method |
| キーワード(4)（和/英） | SASIMIワークショップ / SASIMI Workshop |
| 第 1 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro AKINO |
| 第 1 著者 所属（和/英） | 近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University |
| 発表年月日 | 2004/9/20 |
| 資料番号 | VLD2004-35,SDM2004-159 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 323 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |