| 講演名 | 2004/8/12 フローティングゲートMOS CDMAマッチトフィルタにおける擬似並列マルチパス検出アーキテクチャ(VLSI回路,デバイス技術(高速,低電圧,低電力)) 中山 友之, 山崎 俊彦, 柴田 直, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | CDMAマッチトフィルタを用いて高速で柔軟なマルチパス検出を可能にするため、受信信号系列とPN符号系列に対して擬似並列マッチングを行うアーキテクチャを開発した。このアーキテクチャにより、大幅なハードウェア量削減を実現しつつ、完全並列マッチングと等価なパフォーマンスを実現することが可能である。また本アーキテクチャの実現可能性を実証するために、フローティングゲートMOS技術を用いて試作した255チップ相関長のマッチトフィルタの詳細な機能評価を行った。その結果、512チップ相関長、サンプリングレート4MSample/secおよびQPSKによるデータ転送という前提で、本アーキテクチャを実装することにより15.5mWの消費電力、チップ面積は2mm^2となることが分かった。 |
| 抄録(英) | A quasi-parallel matching architecture for CDMA matched filters has been proposed aiming at high-speed and flexible multi-path detection. In the architecture, a drastic reduction in the hardware volume has been achieved as compared with the fully-parallel matching architecture in Ref. [1], while preserving the equivalent performance. The feasibility of the chip implementation has been examined based on the experimental results obtained from the floating-gate-MOS matched filters fabricated in a 0.35-υm CMOS technology. As a result, the system is estimated to dissipate 15.5mW occupying 2mm^2 chip area for the 512-chip length correlation at a rate of 4.096Mchip/s. |
| キーワード(和) | 符号分割多重 / マッチトフィルタ / マルチパス / フローティングゲートMOS |
| キーワード(英) | CDMA / Matched Filter / Multi-Path / Floating-Gate-MOS |
| 資料番号 | SDM2004-137,ICD2004-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/8/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フローティングゲートMOS CDMAマッチトフィルタにおける擬似並列マルチパス検出アーキテクチャ(VLSI回路,デバイス技術(高速,低電圧,低電力)) |
| サブタイトル（和） | |
| タイトル（英） | QUASI-PARALLEL MULTI-PATH DETECTION ARCHITECTURE USING FLOATING-GATE-MOS-BASED CDMA MATCHED FILTERS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 符号分割多重 / CDMA |
| キーワード(2)（和/英） | マッチトフィルタ / Matched Filter |
| キーワード(3)（和/英） | マルチパス / Multi-Path |
| キーワード(4)（和/英） | フローティングゲートMOS / Floating-Gate-MOS |
| 第 1 著者 氏名（和/英） | 中山 友之 / Tomoyuki NAKAYAMA |
| 第 1 著者 所属（和/英） | 東京大学大学院新領域創成科学研究科 Department of Frontier Informatics, Graduate School of Frontier Sciences The University of Tokyo |
| 第 2 著者 氏名（和/英） | 山崎 俊彦 / Toshihiko YAMASAKI |
| 第 2 著者 所属（和/英） | 東京大学大学院新領域創成科学研究科 Department of Frontier Informatics, Graduate School of Frontier Sciences The University of Tokyo |
| 第 3 著者 氏名（和/英） | 柴田 直 / Tadashi SHIBATA |
| 第 3 著者 所属（和/英） | 東京大学大学院新領域創成科学研究科 Department of Frontier Informatics, Graduate School of Frontier Sciences The University of Tokyo |
| 発表年月日 | 2004/8/12 |
| 資料番号 | SDM2004-137,ICD2004-79 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 248 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |