| 講演名 | 2004/8/12 メモリジェネレータを用いたバンク型マルチポートメモリの速度・面積評価(VLSI回路,デバイス技術(高速,低電圧,低電力)) 浅生 宗隆, 井上 智宏, 弘中 哲夫, 小出 哲士, ユルゲン マタウシュハンス, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 複数あるバンク型マルチポートメモリの実現手法の比較研究において,その面積の比較は限られたパラメータの場合だけである.これは面積を比較するには,パラメータの異なる複数のレイアウトが必要であり,多くのパラメータでのレイアウト設計は時間を要するためである.数式を用いた面積見積りの研究もあるが,動作速度を考慮した面積の算出は難しい.そこで,動作速度を考慮して,バンク数,ポート数,データ幅,アドレス幅の異なるクロスバメモリの面積を測定するため,メモリジェネレータを作成した.作成したメモリジェネレータでは,HITACHI 0.18μmプロセスを用いたクロスバメモリを自動生成できる.メモリジェネレータによるレイアウトは,ポート数4,バンクメモリ数32,データ幅1bit,アドレス幅15bitの場合,手動設計で設計したレイアウトと比較して面積差が9%であることが分かった.さらに,この場合以外でもデータ幅,バンク内アドレス幅に比例して面積差を抑えられることが分かった. |
| 抄録(英) | In the comparison study of the realization technique of a bank type multi-port memory, in many cases chip area comparison is performed on limited range of parameter. This is because in order to measure chip area, we need many layouts based on a different parameter, and we need much time in order to design all the required layouts. Although there is also research of the area estimation based on equations, but including consideration of operation speed in it is difficult. So in this research the memory generator was created in order to enable the area estimation of the crossbar memory on the consideration of operation speed when the number of banks, the number of ports, data width, and address width differ. In the created memory generator, the automatic generation of the crossbar memory based on the HITACHI0.18μm CMOS process can be done. When the layout generated by the memory generator is compared with the manual designed layout with four ports, 32 banks, data width of I bit, and an address width of 15 bits, it turns out that an area increase was only 9%. Furthermore from the results, in proportion with the increase of data width and address width the estimated area increase decreases. |
| キーワード(和) | マルチポートメモリ / メモリジェネレータ / クロスバ |
| キーワード(英) | Multiport-Memory / Memory Generator / Crossbar |
| 資料番号 | SDM2004-124,ICD2004-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/8/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | メモリジェネレータを用いたバンク型マルチポートメモリの速度・面積評価(VLSI回路,デバイス技術(高速,低電圧,低電力)) |
| サブタイトル（和） | |
| タイトル（英） | Access time and Chip area Evaluations of Bank based Multi-port Memory by Memory Generator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | マルチポートメモリ / Multiport-Memory |
| キーワード(2)（和/英） | メモリジェネレータ / Memory Generator |
| キーワード(3)（和/英） | クロスバ / Crossbar |
| 第 1 著者 氏名（和/英） | 浅生 宗隆 / Munetaka ASAO |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 井上 智宏 / Tomohiro INOUE |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 4 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 5 著者 氏名（和/英） | ユルゲン マタウシュハンス / Hans JURGEN MATTAUSCH |
| 第 5 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 発表年月日 | 2004/8/12 |
| 資料番号 | SDM2004-124,ICD2004-66 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 248 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |