講演名 | 2004/6/23 AN 8-BIT 500MSPS CMOS A/D CONVERTER WITH A NOVEL ANALOG DYNAMIC LATCH(Session B2 Si Circuits)(2004 Asia-Pacific Workshop on Fundamentals and Application of Advanced Semiconductor Devices (AWAD 2004)) , |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | |
抄録(英) | A 3V 8-bit 500MSPS CMOS folding/interpolation ADC is proposed. For the purpose of improving SNDR, distributed track-and-hold circuits, a novel analog latch, and digital encoder are proposed. The chip has been fabricated with a 0.35um 2-poly 3-metal CMOS technology. The effective chip area is about 1.2mm × 0.8mm and it dissipates about 210mW at 3V power supply. The INL and DNL are within ± 1LSB, respectively. The SNDR is about 43dB, when input is 50MHz. |
キーワード(和) | |
キーワード(英) | |
資料番号 | ED2004-60,SDM2004-72 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 2004/6/23(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | ENG |
タイトル(和) | |
サブタイトル(和) | |
タイトル(英) | AN 8-BIT 500MSPS CMOS A/D CONVERTER WITH A NOVEL ANALOG DYNAMIC LATCH(Session B2 Si Circuits)(2004 Asia-Pacific Workshop on Fundamentals and Application of Advanced Semiconductor Devices (AWAD 2004)) |
サブタイトル(和) | |
キーワード(1)(和/英) | |
第 1 著者 氏名(和/英) | / Sanghoon Hwang |
第 1 著者 所属(和/英) | Dept. of Semiconductor Science, Dongguk University |
発表年月日 | 2004/6/23 |
資料番号 | ED2004-60,SDM2004-72 |
巻番号(vol) | vol.104 |
号番号(no) | 155 |
ページ範囲 | pp.- |
ページ数 | 4 |
発行日 |