| 講演名 | 2004/6/23 InP系HEMTによる超高速低消費電力IC技術(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議) 中舎 安宏, 鈴木 俊秀, 川野 陽一, 高橋 剛, 牧山 剛三, 廣瀬 達哉, 滝川 正彦, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | InP系HEMTは、高速性と低消費電力性を兼ね備えた、次世代超高速通信を支えるキーデバイスである。これを実証するため我々は、40Gb/s光通信システム向けに4:1多重化回路(MUX)と1:4分離回路(DEMUX)を開発した。InP系HEMT技術と多相クロック、電圧配分最適化などの回路技術により、各々0.5W以下の世界最小消費電力で、MUX出力ジッタ283fs rms、DEMUX位相余裕250°の良好な性能を得た。一方、将来の100Gb/sを超える通信システムの実現可能性を探る目的で、高速2:1MUXと1:2DEMUXを試作し、それぞれ144Gb/s、80Gb/sの世界最高速を得た。更に、2:1MUXモジュールと1:2DEMUXチップでback-to-back試験を行い、80Gb/sでのエラーフリー動作(1×10^<-11>)を確認した。 |
| 抄録(英) | Since our InP-based HEMT technology has both high-speed and low-power performance, it is a promising candidate for next-generation communication systems. To demonstrate this, we developed a 4:1 multiplexer (MUX) and 1:4 demultiplexer (DEMUX) for 40 Gb/s optical communication systems. With the world's lowest power consumption of lower than 0.5 W for each chip, the MUX and DEMUX exhibited an output jitter of 283 fs rms and a clock phase margin of 250°, respectively. The novel multi-phase clock architecture, optimized voltage distribution, and device technology were key innovations. We also fabricated a 2:1 MUX and a 1:2 DEMUX in order to investigate the possibility of communication systems exceeding 100 Gb/s in the future, and they operated at record bit rates of 144 Gb/s and 80 Gb/s, respectively. An 80-Gb/s back-to-back error-free operation (1×10^<-11>) was con 1:2 DEMUX chip. |
| キーワード(和) | InP / HEMT / WDM / 光通信 / MUX / DEMUX / 多相クロック / 信号反射 |
| キーワード(英) | Inp-based HEMT / WDM / optical communication system / MUX / DEMUX / ulti-phase clock / signal reflection |
| 資料番号 | ED2004-54,SDM2004-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/6/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | InP系HEMTによる超高速低消費電力IC技術(2004先端半導体デバイスの基礎と応用に関するアジア太平洋会議) |
| サブタイトル（和） | |
| タイトル（英） | Low-power InP-based HEMT ICs for Communication at 40 Gb/s and Beyond(Session A2 Compound Semiconductor Devices I)(2004 Asia-Pacific Workshop on Fundamentals and Application of Advanced Semiconductor Devices (AWAD 2004)) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | InP / Inp-based HEMT |
| キーワード(2)（和/英） | HEMT / WDM |
| キーワード(3)（和/英） | WDM / optical communication system |
| キーワード(4)（和/英） | 光通信 / MUX |
| キーワード(5)（和/英） | MUX / DEMUX |
| キーワード(6)（和/英） | DEMUX / ulti-phase clock |
| キーワード(7)（和/英） | 多相クロック / signal reflection |
| キーワード(8)（和/英） | 信号反射 |
| 第 1 著者 氏名（和/英） | 中舎 安宏 / Yasuhiro Nakasha |
| 第 1 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 第 2 著者 氏名（和/英） | 鈴木 俊秀 / Toshihide Suzuki |
| 第 2 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 第 3 著者 氏名（和/英） | 川野 陽一 / Yoichi Kawano |
| 第 3 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 第 4 著者 氏名（和/英） | 高橋 剛 / Tsuyoshi Takahashi |
| 第 4 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 第 5 著者 氏名（和/英） | 牧山 剛三 / Kozo Makiyama |
| 第 5 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 第 6 著者 氏名（和/英） | 廣瀬 達哉 / Tatsuya Hirose |
| 第 6 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 第 7 著者 氏名（和/英） | 滝川 正彦 / Masahiko Takikawa |
| 第 7 著者 所属（和/英） | 富士通研究所 Fujitsu Laboratories Ltd. |
| 発表年月日 | 2004/6/23 |
| 資料番号 | ED2004-54,SDM2004-66 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 155 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |