講演名 2004/6/14
堆積温度上昇によるMOCVD HfO_2膜のフッ酸エッチング速度の急激な低下(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
藤井 眞治, 宮田 典幸, 右田 真司, 堀川 剛, 鳥海 明,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) CVD法、ALD法等でHf0_2膜を堆積する場合、膜構造は堆積温度に強く依存することが知られている。この構造は電気特性に影響を与える可能性があるため、膜構造を評価することは、Hf0_2膜をデバイスヘ適用する上で重要である。また、Hf0_2膜のフッ酸エッチング速度は、非晶質と結晶構造とでは大きく異なることが知られている。この速度差を利用すると、フッ酸処理によってHf0_2腹中の結晶だけを選択的に残すことができる。本研究では、フッ酸エッチングとXPS、AFM、TEMを組み合わせることによって、MOCVD-Hf0_2膜(膜厚約4nm)中の微視的な構造の評価を行い、以下の結論を得た。1)X線回折法では、結晶性が不明瞭である低温(T_s≦450℃)で堆積したHf0_2膜であっても、非晶質とナノスケールの微結晶粒が混在している。2)Hf0_2膜のウェットエッチング過程は非晶質の溶解とその後に続く微結晶粒のリフトオフによって進行する。3)微結晶粒密度は堆積温度に対して指数関数的に増加する。
抄録(英) The film structure of metalorganic chemical vapor deposition (MOCVD)-HfO_2 at different deposition temperatures is characterized by using the combination of HF etching and atomic force microscopy (AFM), x-ray photoelectron spectroscopy (XPS), and transmission electron microscopy (TEM). We found the following results : 1)In the case of HfO_2 deposited at 450℃ or less, the crystallinity is not clear by using of X-ray diffraction, while amorphous and nanocrystalline are intermixed. 2)Wet etching processes of HfO_2, without post deposition anneal are explained by dissolution of amorphous part and lift off of nanocrystalline. 3)The density of nanocrystalline Hf0_2 increases exponentially with the deposition temperature.
キーワード(和) High-k / HfO_2 / CVD / フッ酸 / ウェットエッチング / 結晶粒
キーワード(英) High-k / HfO_2 / CVD / HF / wet etching / nanocrystalline
資料番号 SDM2004-41
発行日

研究会情報
研究会 SDM
開催期間 2004/6/14(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 堆積温度上昇によるMOCVD HfO_2膜のフッ酸エッチング速度の急激な低下(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
サブタイトル(和)
タイトル(英) Drastic decrease of HF-etching rate of HfO_2 films by increase of CVD deposition temperature
サブタイトル(和)
キーワード(1)(和/英) High-k / High-k
キーワード(2)(和/英) HfO_2 / HfO_2
キーワード(3)(和/英) CVD / CVD
キーワード(4)(和/英) フッ酸 / HF
キーワード(5)(和/英) ウェットエッチング / wet etching
キーワード(6)(和/英) 結晶粒 / nanocrystalline
第 1 著者 氏名(和/英) 藤井 眞治 / Shinji Fujii
第 1 著者 所属(和/英) 半導体MIRAI-ASET:(現)松下電器産業株式会社半導体社プロセス開発センター)
MIRAI-ASET:(Present address)ULSI Process Technology Development Center, Semiconductor Company, Matsushita Electric Industrials Co., Ltd.
第 2 著者 氏名(和/英) 宮田 典幸 / Noriyuki Miyata
第 2 著者 所属(和/英) 半導体MIRAI-産総研ASRC
MIRAI-ARSC, AIST
第 3 著者 氏名(和/英) 右田 真司 / Shinji Migita
第 3 著者 所属(和/英) 半導体MIRAI-産総研ASRC
MIRAI-ARSC, AIST
第 4 著者 氏名(和/英) 堀川 剛 / Tsuyoshi Horikawa
第 4 著者 所属(和/英) 半導体MIRAI-産総研ASRC
MIRAI-ARSC, AIST
第 5 著者 氏名(和/英) 鳥海 明 / Akira Toriumi
第 5 著者 所属(和/英) 半導体MIRAI-産総研ASRC:東京大学大学院工学系)
MIRAI-ARSC, AIST:The University of Tokyo
発表年月日 2004/6/14
資料番号 SDM2004-41
巻番号(vol) vol.104
号番号(no) 134
ページ範囲 pp.-
ページ数 5
発行日