| 講演名 | 2004/6/14 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術) 本多 健二, 神田 昌彦, 石塚 竜嗣, 森内 真優美, 松原 義徳, 土生 真理子, 吉田 毅, 松田 聡, 橘高 秀吉, 宮島 秀史, 蜂谷 貴世, 梶田 明広, 臼井 孝公, 金村 龍一, 長島 直樹, 岡本 裕, 山田 誠司, 野口 達夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 65nm世代のCMOSプラットホームの多層配線として、lov-k(k=2.5)を用いたPAE/SiOC/SiCハイブリッド構造の多層配線技術を用い、試作、評価を行った。十分な密着性強度を得るために低誘電率膜のキュアにEB(電子ビーム)を使用した。EBキュアエ程のトランジスタヘの影響を評価するために、ゲート酸化膜特性を調査し劣化がないことを確認した。また、パッケージ試験を行い問題ないことを確認した。このプロセス技術を使用してロジックおよびメモリを試作し、ハイブリッド構造の多層配線技術が十分量産に使用できることを確認した。 |
| 抄録(英) | PAE/SiOC/SiC hybrid dual damascene process with low-k (k=2.5) dielectric layer for 65nm-node was successfully integrated. The EB curing technique of the low-k dielectric was selected to maintain enough adhesion strength. Package feasibility test was performed successfully. To evaluate the impact of the ILD process on the device performance, gate oxide characteristics was carefully studied and no degradation was observed. Functional logic and memory blocks were fabricated using multi level interconnections. High manufacturability of the hybrid DD interconnects process for the 65nm CMOS platform is demonstrated. |
| キーワード(和) | 低誘電率 / 多層配線 / 65nm / CMOS / LSI |
| キーワード(英) | low-k / Interconnect / 65nm / CMOS / LSI |
| 資料番号 | SDM2004-37 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/6/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術) |
| サブタイトル（和） | |
| タイトル（英） | Integration of Interconnect Process Highly Manufacturable for 65nm CMOS Platform Technology (CMOS5) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低誘電率 / low-k |
| キーワード(2)（和/英） | 多層配線 / Interconnect |
| キーワード(3)（和/英） | 65nm / 65nm |
| キーワード(4)（和/英） | CMOS / CMOS |
| キーワード(5)（和/英） | LSI / LSI |
| 第 1 著者 氏名（和/英） | 本多 健二 / K. Honda |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 神田 昌彦 / M. Kanda |
| 第 2 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 石塚 竜嗣 / R. Ishizuka |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 森内 真優美 / Y. Moriuchi |
| 第 4 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 松原 義徳 / Y. Matsubara |
| 第 5 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 6 著者 氏名（和/英） | 土生 真理子 / M. Habu |
| 第 6 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 7 著者 氏名（和/英） | 吉田 毅 / T. Yoshida |
| 第 7 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 8 著者 氏名（和/英） | 松田 聡 / S. Matsuda |
| 第 8 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 9 著者 氏名（和/英） | 橘高 秀吉 / H. Kittaka |
| 第 9 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 10 著者 氏名（和/英） | 宮島 秀史 / H. Miyajima |
| 第 10 著者 所属（和/英） | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Semiconductor Company, Toshiba Corporation |
| 第 11 著者 氏名（和/英） | 蜂谷 貴世 / T. Hachiya |
| 第 11 著者 所属（和/英） | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Semiconductor Company, Toshiba Corporation |
| 第 12 著者 氏名（和/英） | 梶田 明広 / A. Kajita |
| 第 12 著者 所属（和/英） | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 13 著者 氏名（和/英） | 臼井 孝公 / T. Usui |
| 第 13 著者 所属（和/英） | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Semiconductor Company, Toshiba Corporation |
| 第 14 著者 氏名（和/英） | 金村 龍一 / R. Kanemura |
| 第 14 著者 所属（和/英） | ソニー(株)セミコンダクタソリューションネットワークカンパニーセミコンダクタテクノロジー開発部 Semiconductor Technology Development Division, Semiconductor Solutions Network Company, Sony Corporation |
| 第 15 著者 氏名（和/英） | 長島 直樹 / N. Nagashima |
| 第 15 著者 所属（和/英） | ソニー(株)セミコンダクタソリューションネットワークカンパニーセミコンダクタテクノロジー開発部 Semiconductor Technology Development Division, Semiconductor Solutions Network Company, Sony Corporation |
| 第 16 著者 氏名（和/英） | 岡本 裕 / Y. Okamoto |
| 第 16 著者 所属（和/英） | ソニー(株)セミコンダクタソリューションネットワークカンパニーセミコンダクタテクノロジー開発部 Semiconductor Technology Development Division, Semiconductor Solutions Network Company, Sony Corporation |
| 第 17 著者 氏名（和/英） | 山田 誠司 / S. Yamada |
| 第 17 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 第 18 著者 氏名（和/英） | 野口 達夫 / T. Noguchi |
| 第 18 著者 所属（和/英） | (株)東芝セミコンダクター社システムLSI第一事業部システムLSIデバイス技術開発部 System LSI Division, Semiconductor Company, Toshiba Corporation |
| 発表年月日 | 2004/6/14 |
| 資料番号 | SDM2004-37 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 134 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |