| 講演名 | 2004/6/14 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術) 植木 誠, 成廣 充, 大竹 浩人, 田上 政由, 多田 宗弘, 伊藤 文則, 原田 恵充, 阿部 真理, 井上 尚也, 新井 浩一, 竹内 常雄, 齋藤 忍, 小野寺 貴弘, 古武 直也, 廣井 政幸, 関根 誠, 林 喜宏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 信頼性の高い65nmノートに完全対応したフルポーラスSiOCH(k=2.5)層間膜構造のデュアルダマシン配線(DDI)を以下の2つの技術を用いて実現した.一つは,Cuの凝集を抑制するためのプロセス温度の低温化であり,もう一つは,配線間,ビア間の絶縁耐性を向上させるために配線溝及びビア孔側壁のポーラスSiOCH膜表面を極薄の絶縁膜で覆う"DDポアシール"技術である.また,Cuの拡散耐性に優れたp-BCB膜をDDポアシールとして用いることによりバリアメタルを薄膜化でき,ビア抵抗,配線抵抗が低減した.これらの技術を適用したフルポーラス構造のDDIで,ポーラス(k=2.5)/リジツドSiOCH(k=2.9)層間膜構造のSDIに対し,配線CR積が24%改善した. |
| 抄録(英) | Fully-scaled-down,65nm-node Cu dual damascene interconnects (DDIs) with 180nm/200nm-pitched lines and 100nm^φ-vias have been developed in full porous-SiOCH films (k=2.5). Two new techniques are introduced such as (1) a low thermal-budget process for securing the DDl via-yield without the Cu agglomeration, and (2) a "DD pore seal" covering all the side walls of the line-trenches and the vias for improving the dielectric reliability. The full porous-SiOCH DDl with the thin Ta/TaN barrier improves the overall RC product by 24% against the porous-on-rigid, hybrid single damascene interconnects (SDIs). The cost-effective, DDls with k_ |
| キーワード(和) | 銅多層配線 / ポーラスLow-k膜 / デュアルダマシン / ポアシール / 低温プロセス |
| キーワード(英) | Copper interconnect / porous low-k / dual damascene / pore sealing / low thermal budget process |
| 資料番号 | SDM2004-36 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/6/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術) |
| サブタイトル（和） | |
| タイトル（英） | Low Cost and Highly Reliable, 65nm-node Cu Dual Damascene Interconnects |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 銅多層配線 / Copper interconnect |
| キーワード(2)（和/英） | ポーラスLow-k膜 / porous low-k |
| キーワード(3)（和/英） | デュアルダマシン / dual damascene |
| キーワード(4)（和/英） | ポアシール / pore sealing |
| キーワード(5)（和/英） | 低温プロセス / low thermal budget process |
| 第 1 著者 氏名（和/英） | 植木 誠 / Makoto UEKI |
| 第 1 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 2 著者 氏名（和/英） | 成廣 充 / Mitsuru NARIHIRO |
| 第 2 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 3 著者 氏名（和/英） | 大竹 浩人 / Hiroto OHTAKE |
| 第 3 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 4 著者 氏名（和/英） | 田上 政由 / Masayoshi TAGAMI |
| 第 4 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 5 著者 氏名（和/英） | 多田 宗弘 / Munehiro TADA |
| 第 5 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 6 著者 氏名（和/英） | 伊藤 文則 / Fuminori ITO |
| 第 6 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 7 著者 氏名（和/英） | 原田 恵充 / Yoshimichi HARADA |
| 第 7 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 8 著者 氏名（和/英） | 阿部 真理 / Mari ABE |
| 第 8 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 9 著者 氏名（和/英） | 井上 尚也 / Naoya INOUE |
| 第 9 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 10 著者 氏名（和/英） | 新井 浩一 / Koichi ARAI |
| 第 10 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 11 著者 氏名（和/英） | 竹内 常雄 / Tsuneo TAKEUCHI |
| 第 11 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 12 著者 氏名（和/英） | 齋藤 忍 / Shinobu SAITO |
| 第 12 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 13 著者 氏名（和/英） | 小野寺 貴弘 / Takahiro ONODERA |
| 第 13 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 14 著者 氏名（和/英） | 古武 直也 / Naoya FURUTAKE |
| 第 14 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 15 著者 氏名（和/英） | 廣井 政幸 / Masayuki HIROI |
| 第 15 著者 所属（和/英） | NECエレクトロニクス株式会社 NEC Electronics Corporation |
| 第 16 著者 氏名（和/英） | 関根 誠 / Makoto SEKINE |
| 第 16 著者 所属（和/英） | NECエレクトロニクス株式会社 NEC Electronics Corporation |
| 第 17 著者 氏名（和/英） | 林 喜宏 / Yoshihiro HAYASHI |
| 第 17 著者 所属（和/英） | 日本電気株式会社システムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 発表年月日 | 2004/6/14 |
| 資料番号 | SDM2004-36 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 134 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |