| 講演名 | 2004/1/26 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般) 多田 宗弘, 原田 恵充, 田村 貴央, 井上 尚也, 伊藤 文則, 吉木 政行, 大竹 浩人, 成広 充, 田上 政由, 植木 誠, 肱岡 健一郎, 阿部 真理, 竹内 常雄, 斉藤 忍, 小野寺 貴弘, 古武 直也, 新井 浩一, 藤井 清, 林 喜宏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 65nm-node以降のULSL多層配線技術として、多孔質層間絶縁膜(ポーラス膜)のポア径をサブ1nm以下に制御するとともに、ポーラスな側壁を極薄の絶縁膜で塞ぐポアシールプロセスを開発した。CVD法で形成した、平均ポア径0.63nmのSiOCH膜の側壁を、プラズマ重合法で形成したCu拡散耐性に優れるBCB(ベンゾシクロブテン)膜(p-BCB; k=2.7)でポアシールし、微細配線間(S=90nm)のTDDB寿命を5倍向上した。このような技術を用いて、ポーラス(k=2.5)/リジッドSiOCH (k=2.9)層間膜構造にて、180nm/200nmピッチの3層シングルダマシン配線を形成し、配線特性を評価した。配線・ビア抵抗、配線間容量においてはスケーラブルな配線特性が得られ、EM、SIV等の信頼性にも優れる多層配線を開発した。 |
| 抄録(英) | A highly reliable, 65nm-node Cu interconnect technology has been developed with 180nm/200nm-pitched lines connected throughφ100nm-vias. A porous SiOCH film (k=2.5) with sub-nanometer pores is introduced for the inter-metal dielectrics (IMD) on a non-porous, rigid SiOCH film (k=2.9) for the via-intra-line dielectrics (via-ILD). A key breakthrough is a special pore-seal technique, in which the trench-etched surface of the porous SiOCH is covered with an ultra-thin, low-k organic silica film (k=2.7), thus improving the line-to-line TDDB reliability of the narrow-pitched Cu lines. The fully-scaled-down. 65nm-node Cu interconnects with the porous-on-rigid SiOCH hybrid structure achieve excellent performance and reliability. |
| キーワード(和) | 銅多層配線 / 多孔質膜 / ポーラス膜 / ポアシール |
| キーワード(英) | Cu interconnect / low-k / porous dielectric / pore seal |
| 資料番号 | SDM2003-231 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2004/1/26(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A 65nm-node interconnect technology using ultra-thin low-k pore seal |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 銅多層配線 / Cu interconnect |
| キーワード(2)（和/英） | 多孔質膜 / low-k |
| キーワード(3)（和/英） | ポーラス膜 / porous dielectric |
| キーワード(4)（和/英） | ポアシール / pore seal |
| 第 1 著者 氏名（和/英） | 多田 宗弘 / Munehiro TADA |
| 第 1 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 2 著者 氏名（和/英） | 原田 恵充 / Yoshimichi HARADA |
| 第 2 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 3 著者 氏名（和/英） | 田村 貴央 / Takao TAMURA |
| 第 3 著者 所属（和/英） | NECELプロセス技術事業部 Manufacturing Operations Unit, NEC Electronics Corporation |
| 第 4 著者 氏名（和/英） | 井上 尚也 / Naoya INOUE |
| 第 4 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 5 著者 氏名（和/英） | 伊藤 文則 / Fuminori ITO |
| 第 5 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 6 著者 氏名（和/英） | 吉木 政行 / OHTAKE Hiroto / |
| 第 6 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 7 著者 氏名（和/英） | 大竹 浩人 / Mitsuru NARIHIRO |
| 第 7 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 8 著者 氏名（和/英） | 成広 充 / Masayoshi TAGAMI |
| 第 8 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 9 著者 氏名（和/英） | 田上 政由 / Makoto UEKI |
| 第 9 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 10 著者 氏名（和/英） | 植木 誠 / Ken-ichiro HIJIOKA |
| 第 10 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 11 著者 氏名（和/英） | 肱岡 健一郎 / Mari ABE |
| 第 11 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 12 著者 氏名（和/英） | 阿部 真理 / Tsuneo TAKEUCHI |
| 第 12 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 13 著者 氏名（和/英） | 竹内 常雄 / Shinobu SAITO |
| 第 13 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 14 著者 氏名（和/英） | 斉藤 忍 / Takahiro ONODERA |
| 第 14 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 15 著者 氏名（和/英） | 小野寺 貴弘 / Naoya FURUTAKE |
| 第 15 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 16 著者 氏名（和/英） | 古武 直也 / Kohichi ARAI |
| 第 16 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 17 著者 氏名（和/英） | 新井 浩一 / Kiyoshi FUJII |
| 第 17 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 第 18 著者 氏名（和/英） | 藤井 清 / Yoshihiro HAYASHI |
| 第 18 著者 所属（和/英） | NECELプロセス技術事業部 Manufacturing Operations Unit, NEC Electronics Corporation |
| 第 19 著者 氏名（和/英） | 林 喜宏 |
| 第 19 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Laboratories, NEC Corporation |
| 発表年月日 | 2004/1/26 |
| 資料番号 | SDM2003-231 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 638 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |