| 講演名 | 2003/12/12 SiCを用いた高耐圧RESURF MOSFETの設計と作製(半導体Si及び関連材料・評価) 木本 恒暢, 小杉 肇, 神崎 庸輔, 須田 淳, 松波 弘之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高い絶縁破壊電界を有するワイドギャップ半導体SiCを用いて、横型の高耐圧MOSFETを作製した.高い耐圧を実現するために、RESURF (REduced SURface Field)構造を採用し、このRESURF領域やLDD (lightly-doped drain)領域のドーピング密度とサイズをデバイスシミュレーションにより最適化した。また、デバイスのオン抵抗を低減するために、SiO_2/SiC MOS界面の高品質化に取り組み、酸化条件を見直すことにより、4H-SiCで17～38cm^2/Vs、6H-S1Cで57cm^2/Vsのチャネル移動度を得た。次に、イオン注入技術や電極形成技術を集約してRESURF MOSFETを作製し、その特性を評価した。アクセプタ密度1.2～1.5×10^<16>cm^<-3>、厚さ10μmのp型エピタキシャル成長層を用いてデバイスを作製し、1200～1600Vの高耐圧を得た。この耐圧はSiC RESURF MOSFETの中で最高の値であり、実験的に得られたオン抵抗242mΩcm^2は、同耐圧のSi MOSFETの理論値より2～3倍優れている。 |
| 抄録(英) | Design and fabrication of lateral SiC RESURF (REduced SURface Field) MOSFETs have been investigated. The average inversion-channel mobility was 17,38, and 57cm^2/Vs for 4H-SiC(0001), (1120), and 6H-SiC(0001) MOSFETs, respectively. The doping concentration and thickness of the RESURF and LDD (lightly-doped drain) regions were optimized to reduce the electric field crowding at the drain edge or in the gate oxide by using device simulation. RESURF MOSFETs with an inversion channel were fabricated on 10 pim-thick p-type 4H-SiC(0001), (11-20), and 6H-SiC(0001) epilayers with an acceptor concentration of 1.2～1.5x10^<16>cm^<-3>. A 6H-SiC(0001) RESURF MOSFET with a 3μm channel length exhibited a high breakdown voltage of 1620 V, and an on-resistance of 242 mΩcm^2. A 4H-SiC(1120) RESURF MOSFET showed the chracteristics of 1230V-160mΩcm^2. The breakdown voltage (1620V) is the highest ever reported for SiC RESURF MOSFETs. |
| キーワード(和) | SiC / MOSFET / パワーデバイス / RESURF / デバイスシミュレーション |
| キーワード(英) | SiC / MOSFET / Power Device / RESURF / Device Simulation |
| 資料番号 | SDM2003-189(2003-12) |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2003/12/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SiCを用いた高耐圧RESURF MOSFETの設計と作製(半導体Si及び関連材料・評価) |
| サブタイトル（和） | |
| タイトル（英） | Design and Fabrication of High-Voltage SiC RESURF MOSFETs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SiC / SiC |
| キーワード(2)（和/英） | MOSFET / MOSFET |
| キーワード(3)（和/英） | パワーデバイス / Power Device |
| キーワード(4)（和/英） | RESURF / RESURF |
| キーワード(5)（和/英） | デバイスシミュレーション / Device Simulation |
| 第 1 著者 氏名（和/英） | 木本 恒暢 / Tsunenobu Kimoto |
| 第 1 著者 所属（和/英） | 京都大学工学研究科電子工学 Department of Electronic Science and Engineering, Kyoto University |
| 第 2 著者 氏名（和/英） | 小杉 肇 / Hajime Kosugi |
| 第 2 著者 所属（和/英） | 京都大学工学研究科電子工学 Department of Electronic Science and Engineering, Kyoto University |
| 第 3 著者 氏名（和/英） | 神崎 庸輔 / Yohsuke Kanzaki |
| 第 3 著者 所属（和/英） | 京都大学工学研究科電子工学 Department of Electronic Science and Engineering, Kyoto University |
| 第 4 著者 氏名（和/英） | 須田 淳 / Jun Suda |
| 第 4 著者 所属（和/英） | 京都大学工学研究科電子工学 Department of Electronic Science and Engineering, Kyoto University |
| 第 5 著者 氏名（和/英） | 松波 弘之 / Hiroyuki Matsunami |
| 第 5 著者 所属（和/英） | 京都大学工学研究科電子工学 Department of Electronic Science and Engineering, Kyoto University |
| 発表年月日 | 2003/12/12 |
| 資料番号 | SDM2003-189(2003-12) |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 533 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |