| 講演名 | 2003/9/22 FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路・シミュレーション及び一般) 武藤 拓也, 魏 書剛, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 従来の音響信号レベル圧縮プロセッサはアナログ回路で主に実現されてきたが、ディジタル回路の方が歪みの生じ難い出力信号を得ることが可能である。このことに注目し、筆者らはFPGA(Field Programmable Gate Array)を用いてコンプレッサ/リミッタをディジタル回路として実現した。数値計算において、べき乗計算を多項式演算と除算によって近似することによりディジタル回路でも実現し易いようになっている。また、計算精度を高めるために、多項式演算の次数を7次まで上げることが可能である。語長16,24,32ピットの回路を設計しシミュレーションを行っている。得られる結果の2乗誤差をとって比較することで、理想特性に近い良好な特性を有することを明らかにした。語長や多項式次数の増加に伴い、回路規模も大きくなることが考えられる。そのため、多項式演算ブロックをホーナー法を用いた構造にし、回路規模を抑える工夫をした。これにより、多項式演算の次数と同じ個数の乗算器と加算器からなるコンパクトな構成にすることができる。 |
| 抄録(英) | Conventional audio signal level compressors have been implemented with analog circuits. However, the signal harmonic distortion arises because of the nonlinear input-output characteristic of analog circuits. We design a compressor as digital circuit using a field-programmable-gate-array(FPGA) device. For numerical value calculation an approximation method using a polynomial operation and a division. A polynomial expression of degree seven car be implemented to enhance the approximation precsion. we design and simulate the circuits with the wordlengtl: 16,24,32 bits. The comparison results of square errors shows that compression characteristics near to the ideal ones are obtained. Horner's rule is also used to calculate the polynomial expression for a compact FPGA implementation. |
| キーワード(和) | コンプレッサ / リミッタ / 多項式演算 / FPGA / ホーナー法 / ニュートン補間 |
| キーワード(英) | compressor / limitor / polynomial operation / FPGA / Homer's rule / Newton interpolation |
| 資料番号 | VLD2003-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2003/9/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAを用いた音響信号レベル圧縮プロセッサの設計(プロセス・デバイス・回路・シミュレーション及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of an Audio Signal Level Compressor Using FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | コンプレッサ / compressor |
| キーワード(2)（和/英） | リミッタ / limitor |
| キーワード(3)（和/英） | 多項式演算 / polynomial operation |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | ホーナー法 / Homer's rule |
| キーワード(6)（和/英） | ニュートン補間 / Newton interpolation |
| 第 1 著者 氏名（和/英） | 武藤 拓也 / Takuya MUTOH |
| 第 1 著者 所属（和/英） | 群馬大学工学院研究情報工学科 Department of Computer Science Gunma Univ. |
| 第 2 著者 氏名（和/英） | 魏 書剛 / Shugang WE |
| 第 2 著者 所属（和/英） | 群馬大学工学院研究情報工学科 Department of Computer Science Gunma Univ. |
| 発表年月日 | 2003/9/22 |
| 資料番号 | VLD2003-66 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 338 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |