| 講演名 | 2003/8/15 Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) 及川 恒平, 高島 大三郎, 白武 慎一郎, 穂谷 克彦 /, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ChainFeRAMは、高速・高密度を実現する強誘電体メモリとして有望である。本論文はChainFeRAMのための、新しい読出し動作方式を提案する。提案する方式では、(1)待機時:ビット線とプレート線をVssでは無くリファレンス電位にプリチャージ、(2)動作時:ダミーCapを用いて読出しビット線をPull-Downし、プレート線をPull-upすることにより、選択セルキャパシタに電圧を印加してデータを読み出す。提案方式により、ChainFeRAMの問題であったセルトランジスタの信頼性低下と信号量のロスを抑えられる。又、アクセス速度を低下させる事無くアレイ動作電流を10%低減出来た。 |
| 抄録(英) | This paper proposes a new bitline/plateline precharge and driving scheme for high-speed and high-density chain FeRAM. Both bitline and plateline are precharged to reference level, and cell data is readout by applying bias to ferroelectric capacitor by pulling up plateline and pulling down bitline in access. This scheme suppresses both reliability degradation of cell transistors and signal-loss inherent to chain FeRAM architecture. Furthermore, this scheme reduces the active power dissipation by 1 0% without access time penalty. |
| キーワード(和) | 強誘電体メモリ / ChainFeRAM / 低消費電力 |
| キーワード(英) | ferroelectric memory / ChainFeRAM / low power |
| 資料番号 | SDM2003-139,ICD2003-72 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2003/8/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) |
| サブタイトル（和） | |
| タイトル（英） | Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体メモリ / ferroelectric memory |
| キーワード(2)（和/英） | ChainFeRAM / ChainFeRAM |
| キーワード(3)（和/英） | 低消費電力 / low power |
| 第 1 著者 氏名（和/英） | 及川 恒平 / Kohei Oikawa |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクター社SoC研究開発センター新規メモリ設計技術開発部 Semiconductor Company, Toshiba Corp. |
| 第 2 著者 氏名（和/英） | 高島 大三郎 / D. Takashima |
| 第 2 著者 所属（和/英） | (株)東芝セミコンダクター社SoC研究開発センター新規メモリ設計技術開発部 Semiconductor Company, Toshiba Corp. |
| 第 3 著者 氏名（和/英） | 白武 慎一郎 / S. Shiratake |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター社SoC研究開発センター新規メモリ設計技術開発部 Semiconductor Company, Toshiba Corp. |
| 第 4 著者 氏名（和/英） | 穂谷 克彦 / / K. Hoya |
| 第 4 著者 所属（和/英） | (株)東芝セミコンダクター社SoC研究開発センター新規メモリ設計技術開発部 Semiconductor Company, Toshiba Corp. |
| 発表年月日 | 2003/8/15 |
| 資料番号 | SDM2003-139,ICD2003-72 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 260 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |