講演名 2003/8/15
混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
大澤 隆, 東 知輝, 藤田 勝之, 池橋 民雄, 梶山 健, 福住 嘉晃, 篠 智彰, 山田 浩玲, 中島 博臣, 南 良博, 山田 敬, 井納 和美, 浜本 毅司,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) Floating body transistor cell(FBC)と名づけたセルサイズ0.21μm^2のSOI上の1トランジスタゲインセルを使った288Kbitメモリ設計について紹介すると同時に、セルの基本特性とこのメモリチップの性能に関する評価結果を述べる。メモリアレー内の"1"データセル及び"0"データセルの閾値電圧をdirect access test circuitにより測定した。また、96Kbitアレーのフェイルビットマップも取得することが出来た。センス方式はプロセスや温度の変動によるセル特性のばらつきをcommon mode noiseとして補償しキャンセルするように設計されている。このセンスアンプの動作が確認出来、100ns以内のアクセス時間を達成することが示された。データ保持時間の測定から将来の混載DRAMのメモリセル候補として有望であることが実証された。
抄録(英) A 288Kbit memory chip featuring a one-transistor gain cell on SOI of the size 0.21 μm^2 (7F^2 with F=0.175 μm) which we named the floating body transistor cell(FBC) is presented and basic characteristics of the cell and the memory chip performance are disclosed. The threshold voltages of a cell transistor in the chip for the data "1" and for the data "0" are measured by using a direct access test circuit and a fail bit map for the 96Kbit array is obtained. A sensing scheme which was designed to eliminate the effect of cell characteristics variation due to process and temperature fluctuation as common mode noise is verified to be working and the random access time is measured to be less than 100ns. The characteristics of data hold demonstrate that the FBC can satisfy retention time specifications for some embedded memories. The access time and the data retention time show that the FBC has a potential to be used as a future embedded DRAM memory cell.
キーワード(和) SOI / FBC / FBC, Capacitor-Iess DRAM / ゲインセル / エンベデッドDRAM
キーワード(英) SOI / FBC / Gain Cell / Capacitor-less DRAM / Embedded DRAM
資料番号 SDM2003-137,ICD2003-70
発行日

研究会情報
研究会 SDM
開催期間 2003/8/15(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
サブタイトル(和)
タイトル(英) A Memory Using One-Transistor Gain Cell on SOI(FBC) with Performance Suitable for Embedded DRAM's : Measurement Results of Cell Characteristics and Memory Performance
サブタイトル(和)
キーワード(1)(和/英) SOI / SOI
キーワード(2)(和/英) FBC / FBC
キーワード(3)(和/英) FBC, Capacitor-Iess DRAM / Gain Cell
キーワード(4)(和/英) ゲインセル / Capacitor-less DRAM
キーワード(5)(和/英) エンベデッドDRAM / Embedded DRAM
第 1 著者 氏名(和/英) 大澤 隆 / Takashi Ohsawa
第 1 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 2 著者 氏名(和/英) 東 知輝 / Tomoki Higashi
第 2 著者 所属(和/英) 東芝マイクロエレクトロニクス(株)
TOSHIBA Microelectronics Corporation
第 3 著者 氏名(和/英) 藤田 勝之 / Katsuyuki Fujita
第 3 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 4 著者 氏名(和/英) 池橋 民雄 / Tamio Ikehashi
第 4 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 5 著者 氏名(和/英) 梶山 健 / Takeshi Kajiyama
第 5 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 6 著者 氏名(和/英) 福住 嘉晃 / Yoshiaki Fukuzumi
第 6 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 7 著者 氏名(和/英) 篠 智彰 / Tomoaki Shino
第 7 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 8 著者 氏名(和/英) 山田 浩玲 / Hiroaki Yamada
第 8 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 9 著者 氏名(和/英) 中島 博臣 / Hiroomi Nakajima
第 9 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 10 著者 氏名(和/英) 南 良博 / Yoshihiro Minarni
第 10 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 11 著者 氏名(和/英) 山田 敬 / Takashi Yamada
第 11 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 12 著者 氏名(和/英) 井納 和美 / Kazumi Inoh
第 12 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
第 13 著者 氏名(和/英) 浜本 毅司 / Takeshi Hamamoto
第 13 著者 所属(和/英) (株)東芝セミコンダクター社
TOSHIBA Corporation Semiconductor Company
発表年月日 2003/8/15
資料番号 SDM2003-137,ICD2003-70
巻番号(vol) vol.103
号番号(no) 260
ページ範囲 pp.-
ページ数 6
発行日