| 講演名 | 2003/6/25 強誘電体(Sr,Sm)Bi_2Ta_2O_9とAl_2O_3/Si_3N_4バッファ層を用いた強誘電体ゲート構造の作製と評価(AWAD2003 : 先端デバイスの基礎と応用に関するアジアワークショツプ) 徳光 永輔, 貴志 真士, 井関 邦江, 藤崎 芳久, 石原 宏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 残留分極が小さく、抗電界が大きい新規強誘電体(Sr,Sm)Bi_2Ta_2O_9 (SSBT)とAl_2O_3/Si_3N_4バッファ層に用いて、金属/強誘電体/絶縁体/半導体(MFIS)および金属/強誘電体/金属/絶縁体/半導体(MFMIS)からなる強誘電体ゲート構造を作製し、電気的特性を評価した。 MFIS構造では、SSBTを用いた方が従来からのSBTを用いた場合より大きなメモリウィンドウが得られたが、理論値には達していない。これはSSBT膜形成中に酸素拡散によりSiO_2層が形成されたためである。一方、浮遊電極を挿入したMFMIS構造では、5V掃引時においても2Vと大きなメモリウィンドウが得られ、この値は理論値とも一致した。 |
| 抄録(英) | We have fabricated and characterized ferroelectric-gate structures, both metal-ferroelectric-insulator- semiconductor (MFIS) and metal-ferroelectric-metal-insulator-semiconductor (MFMIS) structures using a newly developed ferroelectric (Sr,Sm)Bi_2Ta_2O_9 (SSBT) films and Al_2O_3/Si_3N_4 "I" layers. The memory window in C-V characteristics of the MFIS structures with SSBT film is about 1 V, which is larger than that of the MFIS structure with SBT film, however smaller than the theoretical value. It is found that the small memory window is due to thick SiO_2 layer formation. On the other hand, the MFMIS structures with SSBT films exhibit a large memory window of 2 V even for a sweep voltage of 5V, which agrees with the theoretical value. |
| キーワード(和) | 強誘電体ゲートトランジスタ / 金属-強誘電体-絶縁体-半導体(MFIS) / 金属-強誘電体-金属-絶縁体-半導体(MFMIS) / SrBi_2Ta_2O_9 (SBT) / (Sr, Sm)Bi_2Ta_2O_9 (SSBT) / ゾルゲル法 |
| キーワード(英) | Ferroelectric-gate FET / Metal-ferroelectric-insulator-semiconductor (MFIS) / Metal-ferroelectric-metal-insulator-semiconductor (MFMIS) / SrBi_2Ta_2O_9 (SBT) / (Sr,Sm)Bi_2Ta_2O_9 (SSBT) / Sol-gel method |
| 資料番号 | ED2003-104,SDM2003-115 |
| 発行日 |
| 研究会情報 | |
| 研究会 | SDM |
|---|---|
| 開催期間 | 2003/6/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Silicon Device and Materials (SDM) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 強誘電体(Sr,Sm)Bi_2Ta_2O_9とAl_2O_3/Si_3N_4バッファ層を用いた強誘電体ゲート構造の作製と評価(AWAD2003 : 先端デバイスの基礎と応用に関するアジアワークショツプ) |
| サブタイトル（和） | |
| タイトル（英） | Ferroelectric-Gate Structures Using Ferroelectric (Sr,Sm)Bi_2Ta_2O_9 Films with Al_2O_3/Si_3N_4 Buffer Layer(AWAD2003 : Asia-Pacific Workshop on Fundamental and Application of Advanced Semiconductor Devices) |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体ゲートトランジスタ / Ferroelectric-gate FET |
| キーワード(2)（和/英） | 金属-強誘電体-絶縁体-半導体(MFIS) / Metal-ferroelectric-insulator-semiconductor (MFIS) |
| キーワード(3)（和/英） | 金属-強誘電体-金属-絶縁体-半導体(MFMIS) / Metal-ferroelectric-metal-insulator-semiconductor (MFMIS) |
| キーワード(4)（和/英） | SrBi_2Ta_2O_9 (SBT) / SrBi_2Ta_2O_9 (SBT) |
| キーワード(5)（和/英） | (Sr, Sm)Bi_2Ta_2O_9 (SSBT) / (Sr,Sm)Bi_2Ta_2O_9 (SSBT) |
| キーワード(6)（和/英） | ゾルゲル法 / Sol-gel method |
| 第 1 著者 氏名（和/英） | 徳光 永輔 / Eisuke TOKUMITSU |
| 第 1 著者 所属（和/英） | 東北大学電気通信研究所IT-21センター : 東京工業大学精密工学研究所 IT-21 Center, Research Institute of Electrical Communication, Tohoku University : Precision and Intelligence Laboratory, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 貴志 真士 / Masahito KISHI |
| 第 2 著者 所属（和/英） | 東京工業大学精密工学研究所 Precision and Intelligence Laboratory, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 井関 邦江 / Kunie ISEKI |
| 第 3 著者 所属（和/英） | 東京工業大学フロンティア創造共同研究センター Frontier Collaborative Research Center, Tokyo Institute of Technology |
| 第 4 著者 氏名（和/英） | 藤崎 芳久 / Yoshihisa FUJISAKI |
| 第 4 著者 所属（和/英） | 東京工業大学フロンティア創造共同研究センター Frontier Collaborative Research Center, Tokyo Institute of Technology |
| 第 5 著者 氏名（和/英） | 石原 宏 / Hiroshi ISHIWARA |
| 第 5 著者 所属（和/英） | 東京工業大学フロンティア創造共同研究センター Frontier Collaborative Research Center, Tokyo Institute of Technology |
| 発表年月日 | 2003/6/25 |
| 資料番号 | ED2003-104,SDM2003-115 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 164 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |