| 講演名 | 2004/7/24 項書き換え系を用いたハードウェア生成システムのプロトタイプ実装(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004)) 小林 徳幸, 前田 敦司, 山口 喜教, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ハードウェア開発の新しい枠組みとして、項書き換え系を用いたハードウェア生成というアイデアが提案されている。この考え方ではハードウェアシステムの内部状態を項書き換え系の項で表現し、状態遷移規則を項書き換え系のルールで表現している。これに基づき、本稿では項書き換え系を用いたハードウェア生成システムを実装し評価する。動作の一例として、KUE-CHIP2と同等の仕様を持つハードウェアを生成した。その経験に基づき、関数的ルールの定義を扱えるよう項書換えハードウェア記述言語に拡張を施した。さらに、TRS言語の記述能力を改善する案として、高階の型の導入を提案する。 |
| 抄録(英) | Hardware generation based on Term Rewriting Systems (TRS) has been proposed as a new hardware development framework. In this framework, a set of TRS terms express states in the hardware system in concern, and TRS rules express transition between states. In this paper, we implement and evaluate a prototype TRS-based hardware generation system. As a proof-of-concept example, we generated a simple processor, of which specificationis almost equivalent to KUE-CHIP2, using our system. Based on the experience, we have extended the TRS hardware description language to enable definition of functional rules. In addition, we propose introduction of higher-order types to further improve the expression power of the language. |
| キーワード(和) | 項書き換え系 / ハードウェア自動生成 / Verilog-HDL |
| キーワード(英) | Term Rewriting System / Automatic Hardware Generation / Verilog-HDL |
| 資料番号 | CPSY2004-18 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2004/7/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 項書き換え系を用いたハードウェア生成システムのプロトタイプ実装(CPSY-4 ハードウェア設計・応用)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004)) |
| サブタイトル（和） | |
| タイトル（英） | Prototype Implementation of Using Term Rewriting System to Design Hardware |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 項書き換え系 / Term Rewriting System |
| キーワード(2)（和/英） | ハードウェア自動生成 / Automatic Hardware Generation |
| キーワード(3)（和/英） | Verilog-HDL / Verilog-HDL |
| 第 1 著者 氏名（和/英） | 小林 徳幸 / Noriyuki KOBAYASHI |
| 第 1 著者 所属（和/英） | 筑波大学大学院システム情報工学研究科 Graduate school of System and Information Engineering, University of Tsukuba |
| 第 2 著者 氏名（和/英） | 前田 敦司 / Atusi MAEDA |
| 第 2 著者 所属（和/英） | 筑波大学電子情報工学系 Institute of Information Science and Electronics, University of Tsukuba |
| 第 3 著者 氏名（和/英） | 山口 喜教 / Yoshinori YAMAGUCHI |
| 第 3 著者 所属（和/英） | 筑波大学電子情報工学系 Institute of Information Science and Electronics, University of Tsukuba |
| 発表年月日 | 2004/7/24 |
| 資料番号 | CPSY2004-18 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 240 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |