| 講演名 | 2004/3/11 UMLを用いた実時間・高信頼性組込みシステムの上位設計についての検討(<特集>実時間処理,組込システム及び一般) 松井 健, 小松 聡, 藤田 昌宏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究では、UML(統一モデリング言語)を利用して実時間・高信頼性組込みシステムの上位設計を行う手法について検討する。本研究で提案する手法では、システム動作のスナップショットを多数用意したものから状態マシンを得るという立場に立ち、その過程において処理時間の見積もりやシステム動作の検証を行うことで設計手戻りの抑制を図っている。また、ハードウェア/ソフトウェア協調設計への対応、さらに下位設計ツールとしてSCE(System-On-Chip Environment)との連携を視野に入れる。本手法により、組込みシステムの上位設計において設計や検証の省力化を実現させることができ、ひいては設計を効率よく進めることができる。 |
| 抄録(英) | In this paper, we examine and propose the process of the high-level system design of a real-time embedded system using UML (Unified Modeling Language). In this process, we plan to verify the design at high-level, and reduce the re-design that arises from the failure in the previous design. In addition, we consider performing hardware/software co-design and using "SCE (System-on-Chip Environment)" as the middle-level system design tool for that purpose. By using this process in the high-level system design of an embedded system, we can design and verify a system efficiently. |
| キーワード(和) | 統一モデリング言語 / 組み込みシステム / 上位設計 / ハードウェア/ソフトウェア協調設計 |
| キーワード(英) | UML / Embedded System / High-level system design / HW/SW co-design / SCE (System-On-Chip Environment) |
| 資料番号 | CPSY2003-50 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2004/3/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | UMLを用いた実時間・高信頼性組込みシステムの上位設計についての検討(<特集>実時間処理,組込システム及び一般) |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 統一モデリング言語 / UML |
| キーワード(2)（和/英） | 組み込みシステム / Embedded System |
| キーワード(3)（和/英） | 上位設計 / High-level system design |
| キーワード(4)（和/英） | ハードウェア/ソフトウェア協調設計 / HW/SW co-design |
| 第 1 著者 氏名（和/英） | 松井 健 / Ken MATSUI |
| 第 1 著者 所属（和/英） | 東京大学工学部電子情報工学科 Department of Electronics Engineering, Undergraduate School of Engineering, University of Tokyo |
| 第 2 著者 氏名（和/英） | 小松 聡 / Satoshi KOMATSU |
| 第 2 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center, University of Tokyo |
| 第 3 著者 氏名（和/英） | 藤田 昌宏 / Masahiro FUJITA |
| 第 3 著者 所属（和/英） | 東京大学大学院工学系研究科電子工学専攻 Department of Electronics Engineering, Graduate School of Engineering, University of Tokyo |
| 発表年月日 | 2004/3/11 |
| 資料番号 | CPSY2003-50 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 735 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |