講演名 2004/3/11
ストリーム信号処理用マルチスレッドプロセッサのアーキテクチャ(<特集>実時間処理,組込システム及び一般)
菅野 伸一, 樽家 昌也, 大根田 拓, 小川 陸, 宮本 幸昌,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本報告では、ソフトウェア無線機等の多様なサンプリングレートの混在するストリーム信号処理を効率良く処理するための、レジスターウィンドウを用いたプロセッサーアーキテクチャを提案する。イベント駆動によりスケジューリングを行うが、FIFOを用いてスレッド切り替え回数を削減することにより高い処理性能を実現する。また、シミュレーションによりソフトウェア無線機等のアプリケーションを念頭においた性能推定を行い、スレッド切り替え損失の削減効果の見通しが得られた。
抄録(英) In this paper, we propose the multi-threaded processor architecture for stream signal processing. It schedules based on FIFO's which connect between thread to thread. We estimate the performance of this architecture in some of typical application. It perform reduce performance loss caused context switch.
キーワード(和) ソウトウェア無線機 / マルチスレッド
キーワード(英) Software Defined Radio / Multi-thread
資料番号 CPSY2003-48
発行日

研究会情報
研究会 CPSY
開催期間 2004/3/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Computer Systems (CPSY)
本文の言語 JPN
タイトル(和) ストリーム信号処理用マルチスレッドプロセッサのアーキテクチャ(<特集>実時間処理,組込システム及び一般)
サブタイトル(和)
タイトル(英) The architecture of multi-threaded processor for stream signal processing
サブタイトル(和)
キーワード(1)(和/英) ソウトウェア無線機 / Software Defined Radio
キーワード(2)(和/英) マルチスレッド / Multi-thread
第 1 著者 氏名(和/英) 菅野 伸一 / Shin-ichi KANNO
第 1 著者 所属(和/英) (株)東芝研究開発センター
Corporate Reserch and Development Center, TOSHIBA Corporation
第 2 著者 氏名(和/英) 樽家 昌也 / Masaya TARUI
第 2 著者 所属(和/英) (株)東芝研究開発センター
Corporate Reserch and Development Center, TOSHIBA Corporation
第 3 著者 氏名(和/英) 大根田 拓 / Taku OHNEDA
第 3 著者 所属(和/英) (株)東芝研究開発センター
Corporate Reserch and Development Center, TOSHIBA Corporation
第 4 著者 氏名(和/英) 小川 陸 / Riku OGAWA
第 4 著者 所属(和/英) (株)東芝研究開発センター
Corporate Reserch and Development Center, TOSHIBA Corporation
第 5 著者 氏名(和/英) 宮本 幸昌 / Yukimasa MIYAMOTO
第 5 著者 所属(和/英) (株)東芝研究開発センター
Corporate Reserch and Development Center, TOSHIBA Corporation
発表年月日 2004/3/11
資料番号 CPSY2003-48
巻番号(vol) vol.103
号番号(no) 735
ページ範囲 pp.-
ページ数 6
発行日