| 講演名 | 2004/1/16 クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般) 山崎 創, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 準同期式回路において,位置的に近いレジスタに同一のクロックタイミングを割り当てること(クラスタ分割)により高速なクロック周期を実現しながら,クロック配線長を抑えることができるクロックスケジュール手法が提案された.この手法はレイアウト情報から初期分割を得て,修正を繰り返す.本研究では、実際にクリティカルサイクル上にあるレジスタに着目し,効率的にクリティカルサイクルを解消するようにダラスタ修正を行う手法を提案した.提案手法を実際の回路データに使用したところ,安定してクロック周期を高速化することができ,クロック配線長も既存手法と比較して改善が見られた. |
| 抄録(英) | In order to achieve a shorter clock period by a clock tree with less wire length and less power consumption, a clustering based clock scheduling algorithm was proposed. In the algorithm, first registers are partitioned into clusters by their locations, and then clusters are modified to improve the clock period by changing the cluster to which a critical register belongs. However, in the modification of clusters, excessive modifications are carried out because critcal registers which break cycle are not identified well. In this paper, we propose a method that reduces the number of modification by identifying critical register. Critical registers are identified by extracting non trivial strongly connected components of critical constraint graph. In experiments, the validity of the enhancement is confirmed. |
| キーワード(和) | 準同期回路 / クロック木 / クロックスケジュール / クラスタ / クリティカルサイクル |
| キーワード(英) | semi-synchronous circuit / clock-tree / clock schedule / cluster / critical cycle |
| 資料番号 | VLD2003-126,CPSY2003-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2004/1/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | クロック木の配線長を考慮したクロックスケジュール法の改良(FPGAとその応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Improvement of Clock Scheduling Method in Consideration of Clock Tree Length |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期回路 / semi-synchronous circuit |
| キーワード(2)（和/英） | クロック木 / clock-tree |
| キーワード(3)（和/英） | クロックスケジュール / clock schedule |
| キーワード(4)（和/英） | クラスタ / cluster |
| キーワード(5)（和/英） | クリティカルサイクル / critical cycle |
| 第 1 著者 氏名（和/英） | 山崎 創 / Hajime YAMAZAKI |
| 第 1 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi TAKAHASHI |
| 第 2 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Integrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2004/1/16 |
| 資料番号 | VLD2003-126,CPSY2003-35 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 581 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |