| 講演名 | 2002/11/21 タイミングを考慮したフロアプランニングと動作合成の統合化の一手法 山崎 晋哉, 若林 真一, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 半導体技術がナノメートルテクノロジ領域に入り,フィジカル設計における配線工程が回路のパフォーマンスを決定する上で最も支配的な要因となってきている.このため,設計の初期段階からモジュール間の接続関係やフロアプランを考えた設計手法が必要となってきている.本研究では条件分岐を含むコントロールデータフローグラフ(CDFG)に対し,条件分岐の排他性を利用したリソースの有効利用を行い,スケジューリング,アロケーション,バインディング等の動作合成中に最終的に生成されるであろう回路のレイアウトを予測しながら動作合成を行う手法を提案する.提案手法では,より正確な配線遅延見積もりを行うことで,膨大な設計空間の中からチップ面積と動作周波数の設計制約を満たす空間だけを効率的に探索することを可能にする. |
| 抄録(英) | In deep submicron semiconductor technology, interconnection becomes the most dominant factor of system performance. Thus in the early step of VLSI design, the design technique considering interconnection among modules as well as floorplanning is needed. In this paper, we focus on a control data flow graph (CDFG) including conditional branches, and effectively handle resource sharing based on exclusiveness of conditional branches. We propose a behavioral synthesis method consisting of scheduling, allocation, and binding, with the prediction of a final layout. The proposed method searches only the space which satisfies design constraints of chip area and clock frequency in a huge design space by performing a more exact wiring delay estimation. |
| キーワード(和) | 動作合成 / フロアプランニング / スケジューリング / バインディング / タイミング制約 |
| キーワード(英) | Behavioral Synthesis / Floorplanning / Scheduling / Binding / Timing Constraint |
| 資料番号 | CPSY2002-57 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2002/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイミングを考慮したフロアプランニングと動作合成の統合化の一手法 |
| サブタイトル（和） | |
| タイトル（英） | An Integrated Method of Timing-Driven Floorplanning and Behavioral Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動作合成 / Behavioral Synthesis |
| キーワード(2)（和/英） | フロアプランニング / Floorplanning |
| キーワード(3)（和/英） | スケジューリング / Scheduling |
| キーワード(4)（和/英） | バインディング / Binding |
| キーワード(5)（和/英） | タイミング制約 / Timing Constraint |
| 第 1 著者 氏名（和/英） | 山崎 晋哉 / Shinya YAMASAKI |
| 第 1 著者 所属（和/英） | 広島大学大学院工学研究科 Graduate School of Engineering, Hiroshima University |
| 第 2 著者 氏名（和/英） | 若林 真一 / Shin'ichi WAKABAYASHI |
| 第 2 著者 所属（和/英） | 広島大学大学院工学研究科 Graduate School of Engineering, Hiroshima University |
| 発表年月日 | 2002/11/21 |
| 資料番号 | CPSY2002-57 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |