講演名 2003/10/31
高精度乗算のための確率演算ビットストリーム : 高精度乗算をもつ確率演算ビットストリーム(グラフ,ペトリ,ニューラルネット,及び一般)
福田 真人, 範 公可,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では確率演算に用いる乱数発生器をLFSRに代えてGLFSRを用いることで演算精度を大幅に改善したシナプス乗算器を提案する。従来のパルスモードニューラルネットワークには、従来の数値演算(乗算)をパルス列による確率演算によって置き換える事で回路を小規模化する物が多く提案されているが、その確率演算の精度が悪い。従来の確率演算には乱数発生器としてLFSRが使用されているが、そのパルスによる演算の精度を改善したものとしてdeterministic bit-streamという方式が提案されている。これに対して本論文では乱数発生器としてGLFSRを使うことで演算精度を大幅に向上させる。また本論文で提案するシナプス乗算器は、演算誤差を表すrms値およびFPGAに実装した場合の回路規模において最も小さな値を示している。これらからGLFSRを用いたシナプス乗算器は小規模な回路で高い演算精度を持つことを確認している。
抄録(英) In this paper, we propose a stochastic bit-stream with high accurate multiplication. As a result, the RMS error of a stochastic multiplication by using GLFSR as a random number generator is reduced. The proposed synapse multiplier can be realized with a smaller circuit and having higher accuracy in comparison with the Deterministic Bit-stream which has been reported previously.
キーワード(和) ニューラルネットワーク / 確率演算 / FPGA / LFSR / GLFSR
キーワード(英) Neural Network / Stochastic bit-stream / Deterministic bit-stream / FPGA / LFSR / GLFSR
資料番号 CAS2003-84,CST2003-27
発行日

研究会情報
研究会 CAS
開催期間 2003/10/31(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Circuits and Systems (CAS)
本文の言語 JPN
タイトル(和) 高精度乗算のための確率演算ビットストリーム : 高精度乗算をもつ確率演算ビットストリーム(グラフ,ペトリ,ニューラルネット,及び一般)
サブタイトル(和)
タイトル(英) New Stochastic Bit-stream for Accurate Multiplication
サブタイトル(和)
キーワード(1)(和/英) ニューラルネットワーク / Neural Network
キーワード(2)(和/英) 確率演算 / Stochastic bit-stream
キーワード(3)(和/英) FPGA / Deterministic bit-stream
キーワード(4)(和/英) LFSR / FPGA
キーワード(5)(和/英) GLFSR / LFSR
第 1 著者 氏名(和/英) 福田 真人 / Makoto FUKUDA
第 1 著者 所属(和/英) 電気通信大学
Dept. of Electronic Engineering, University of electro-communications
第 2 著者 氏名(和/英) 範 公可 / c-k pham
第 2 著者 所属(和/英) 電気通信大学
Dept. of Electronic Engineering, University of electro-communications
発表年月日 2003/10/31
資料番号 CAS2003-84,CST2003-27
巻番号(vol) vol.103
号番号(no) 404
ページ範囲 pp.-
ページ数 4
発行日