講演名 2003/10/31
FPGAを用いた大規模集積行列演算回路の実装に関する研究(グラフ,ペトリ,ニューラルネット,及び一般)
崔 巍, 範 公可,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 量子力学のような科学計算では膨大な計算量を要する。行列の次数をNとすると演算量は次数の3乗に比例し、1000次元以上の大規模な計算においてはPCでは数時間以上かかり、コンピュータの使用効率が下がってしまう。本研究では、計算時間を短縮するために専用ハードウェアによる行列計算専用計算回路を提案する。開発した計算アルゴリズムをハードウエア化するために、VHDLを用いて回路機能を設計、書き換え可能なデバイスであるFPGAを用いてハードウェアとして実装する。この専用計算回路は汎用コンピュータより効率の良い計算が可能であり、計算時間を短縮が期待できる。
抄録(英) In the scientific calculation such as quantum mechanics, it takes an enormous computational complexity, which is proportionated by 3 power of the degree of queue N. In other words, if the degree of queue is lager than 1000, then it will require in several hours or more for calculation using PC. In our work, to solve the problem memtioned above, we propose a special purpose hardware to reduce the calculation time. VHDL has been used to design the fuction of the hardware and implemented using FPGA. As a result, a shorter calculation time is obtained using the proposed hardware.
キーワード(和) 書き換え可能デバイス / VHDL / 行列計算専用回路
キーワード(英) FPGA / VHDL / Matrix calculation hardware
資料番号 CAS2003-83,CST2003-26
発行日

研究会情報
研究会 CAS
開催期間 2003/10/31(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Circuits and Systems (CAS)
本文の言語 JPN
タイトル(和) FPGAを用いた大規模集積行列演算回路の実装に関する研究(グラフ,ペトリ,ニューラルネット,及び一般)
サブタイトル(和)
タイトル(英) Implementation of a Hardware for Matrix Calculation on FPGA
サブタイトル(和)
キーワード(1)(和/英) 書き換え可能デバイス / FPGA
キーワード(2)(和/英) VHDL / VHDL
キーワード(3)(和/英) 行列計算専用回路 / Matrix calculation hardware
第 1 著者 氏名(和/英) 崔 巍 / Wei CUI
第 1 著者 所属(和/英) 電気通信大学大学院電気通信学研究科
Graduate School of Electro-Communications, University of Electro-Communications
第 2 著者 氏名(和/英) 範 公可 / Cong-Kha PHAM
第 2 著者 所属(和/英) 電気通信大学大学院電気通信学研究科
Graduate School of Electro-Communications, University of Electro-Communications
発表年月日 2003/10/31
資料番号 CAS2003-83,CST2003-26
巻番号(vol) vol.103
号番号(no) 404
ページ範囲 pp.-
ページ数 4
発行日