| 講演名 | 2003/9/12 次世代インターネットを支えるネットワークプロセッサアーキテクチャP-Gearの提案(セッションB-4)(<特集>アクティブネットワーク,IP-VPN,ネットワークセキュリティ,超高速ネットワーク,P2P通信及び一般) 西 宏章, 奥野 通貴, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 将来の高速イーサネットを用いたユビキタス環境で必要となる大容量細粒度通信にルータが対応するには,アーキテクチャに於いてブレイクスルーが必要である.この状況に対応するため,我々はTera-Gearsアーキテクチャと呼ぶ新しいルータアーキテクチャを提案している.本報告ではTera-Gearsの中から,ネットワークプロセッサアーキテクチャP-Gearについて述べる.P-Gearはトラフィックの持つローカリティを利用するために,Header Learning CacheとHeader Reissue Handlerと呼ぶ新機構を備える.本機構により,過去に扱ったパケットと同一処理が必要なパケットはCacheにヒットすればProcessing Unitを介さす処理できるため,大容量細粒度通信を実現する.また,Header Reissue HandlerによりHeader Learning Cacheの高効率利用と,パケットのFIFO性保証を行う. |
| 抄録(英) | A fine-grain large-bandwidth communication, demanded future ubiquitous environment using high-speed Ethernet, requires the break-through of a router architecture. Tera-Gears are new router architectures supporting such a communication. In this report, a part of Tera-Gears, P-Gear is described. P-Gear is a network processor architecture consisting of Header Learning Cache and Header Reissue Handler for using localities of network traffic. They enable to forward a packet without an execution on a PU (Processing Unit) when the packet is needed a same process and the process was recently done by the PU. Therefore, P-Gear attains the fine-grain large-bandwidth communication because of its effective packet processing. Moreover Header Reissue Handler supports effective Header Learning Cache utilization and in-order packet forwarding. |
| キーワード(和) | 次世代ルータ / ネットワークプロセッサ / Header Learning Cache / Header Reissue Handler |
| キーワード(英) | Next-generation Router / Network Processor / Header Learning Cache / Header Reissue Handler |
| 資料番号 | NS2003-87 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IN |
|---|---|
| 開催期間 | 2003/9/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Networks (IN) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 次世代インターネットを支えるネットワークプロセッサアーキテクチャP-Gearの提案(セッションB-4)(<特集>アクティブネットワーク,IP-VPN,ネットワークセキュリティ,超高速ネットワーク,P2P通信及び一般) |
| サブタイトル（和） | |
| タイトル（英） | P-Gear : A Network Processor Architecture for Next Generation Internet |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 次世代ルータ / Next-generation Router |
| キーワード(2)（和/英） | ネットワークプロセッサ / Network Processor |
| キーワード(3)（和/英） | Header Learning Cache / Header Learning Cache |
| キーワード(4)（和/英） | Header Reissue Handler / Header Reissue Handler |
| 第 1 著者 氏名（和/英） | 西 宏章 / Hiroaki NISHI |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 奥野 通貴 / Michitaka OKUNO |
| 第 2 著者 所属（和/英） | (株)日立製作所中央研究所 Hitachi, Ltd., Central Research Laboratory |
| 発表年月日 | 2003/9/12 |
| 資料番号 | NS2003-87 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 312 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |