講演名 | 2003/7/24 ゲートアレイ上のモジュール配置問題に対する自己組織化マップの適用(「21世紀の知識情報科学に向けて」,及び一般) 重井 徳貴, 宮島 廣美, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | ゲートアレイ上のモジュール配置問題に対し,ニューラルネットワークモデルの一つである自己組織化マップを適用することについて検討する.その適用では,次のような問題点が知られている.(i)配線長が真に短くならない・(ii)モジュールがゲート上に配置されない.これらの問題点を解決するために次のことに注目する.a)入力刺激のための確率分布,b)適応ルール,c)再学習.そして,シミュレーションにより以下が示される.1)問題点(i)と(ii)にはトレードオフが存在する.2)再学習機構は非常によく(ii)を改善する.3)ある確立分布は考慮したその他のものよりもよい結果を与える.4)再学習を行うSOMは(i)と(ii)に対する適度な解法である. |
抄録(英) | In this study, applying SOMs to module placement for gate array is discussed. In order to overcome the following difficulties: (i) minimizing wire length, and (ii) locating modules on exact positions, we consider several variations on the following issues: a) probability distribution for input stimuli, b) adaptation rule, and c) re-learning. Our simulation results show that 1) there exists a trade-off between the difficulties (i) and (ii), 2) our re-learning scheme pretty much enhances the difficulty (ii), 3) our probability distribution exhibits better performance than the other distributions, and 4) SOM with re-learning is a moderate solution to the difficulties (i) and (ii). |
キーワード(和) | ニューラルネットワーク / 自己組織化ラップ / 再学習 / モジュ-ル配置 / ゲートアレイ / 配線長 |
キーワード(英) | self-organizing / neural network / re-larning / module placement / gate array / routing cost |
資料番号 | AI2003-10 |
発行日 |
研究会情報 | |
研究会 | AI |
---|---|
開催期間 | 2003/7/24(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Artificial Intelligence and Knowledge-Based Processing (AI) |
---|---|
本文の言語 | ENG |
タイトル(和) | ゲートアレイ上のモジュール配置問題に対する自己組織化マップの適用(「21世紀の知識情報科学に向けて」,及び一般) |
サブタイトル(和) | |
タイトル(英) | An Application of Self-Organizing Nural Networks to Module Placement for Gate Array |
サブタイトル(和) | |
キーワード(1)(和/英) | ニューラルネットワーク / self-organizing |
キーワード(2)(和/英) | 自己組織化ラップ / neural network |
キーワード(3)(和/英) | 再学習 / re-larning |
キーワード(4)(和/英) | モジュ-ル配置 / module placement |
キーワード(5)(和/英) | ゲートアレイ / gate array |
キーワード(6)(和/英) | 配線長 / routing cost |
第 1 著者 氏名(和/英) | 重井 徳貴 / Noritaka SHIGEl |
第 1 著者 所属(和/英) | 鹿児島大学工学部 Faculty of Engineering, Kagoshima University |
第 2 著者 氏名(和/英) | 宮島 廣美 / Hiromi MIYAJIMA |
第 2 著者 所属(和/英) | 鹿児島大学工学部 Faculty of Engineering, Kagoshima University |
発表年月日 | 2003/7/24 |
資料番号 | AI2003-10 |
巻番号(vol) | vol.103 |
号番号(no) | 243 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |