| 講演名 | 2002/10/18 強誘電体メモリを利用したセキュアDPGA 桝井 昇一, 二野宮 鼓, 大浦 道也, 横関 亘, 向田 健二, 川嶋 将一郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 強誘電体メモリ(FeRAM)テクノロジーを利用し、8コンテキストを持つDPGA(Dynamically Programmable Gate Array)の開発を行った。FeRAMによってコンフィギュレーション情報が不揮発に蓄積されるため、外付けPROM等が不要となり、また、DPGAアーキテクチャによって単位面積あたりのゲート数を増加できるため、トータルとして安価なフィールド・プログラマブル・システムを実現できる。また、FeRAMにセキュリティ情報を持たせることにより、コンフィギュレーション情報の保護機能を実現できる。コンフィギュレーション・メモリには、SRAMをベースとした6T4C型メモリ・セルを採用した。このメモリ・セルにより、従来型のFeRAMと比較して20倍以上の高速読み出しが可能となり、さらには、破壊読出しに起因する読み出し回数の制限をなくすことができた。0.35μm CMOS FeRAMプロセスによって設計したプロトタイプDPGAにより、通常CMOSデバイスと同等な動作速度と、1.5Vの不揮発動作を確認した。 |
| 抄録(英) | A ferroelectric random access memory (FeRAM) based nonvolatile 8-context dynamically programmable gate array (DPGA) enables low-cost field programmable systems by the elimination of off-chip nonvolatile memories and multi-context architecture. Since read and program sequences of configuration data loading on the DPGA are securely protected, unauthorized users cannot access to the configuration data. The associated configuration memory consists of SRAM-based 6-transistor and 4-ferroelectric capacitor cells. The developed configuration memory achieves access time comparable to standard SRAM, which is 20times faster than conventional ferroelectric memory; furthermore, it features nondestructive read operations and stable data recall scheme. The prototype nonvolatile DPGA is fabricated on 0.35μm CMOS with FeRAM technology, and the implementation of Data Encryption Standard (DES) encryption/decryption scheme presents comparable performance with standard CMOS devices. The nonvolatile storage of configuration memory is verified for the power supply voltage of 1.5V, which is the lowest operation voltage observed in a PZT based ferroelectric memories. |
| キーワード(和) | 強誘電体メモリ / プログラマブル論理デバイス / セキュリティ |
| キーワード(英) | Ferroelectric Random Access Memory / Programmable Logic Devices / Security |
| 資料番号 | DSP2002-135 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IE |
|---|---|
| 開催期間 | 2002/10/18(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Image Engineering (IE) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 強誘電体メモリを利用したセキュアDPGA |
| サブタイトル（和） | |
| タイトル（英） | Ferroelectric Memory Based Secure DPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 強誘電体メモリ / Ferroelectric Random Access Memory |
| キーワード(2)（和/英） | プログラマブル論理デバイス / Programmable Logic Devices |
| キーワード(3)（和/英） | セキュリティ / Security |
| 第 1 著者 氏名（和/英） | 桝井 昇一 / Shoichi MASUI |
| 第 1 著者 所属（和/英） | (株)富士通研究所メモリデバイス研究部 Fujitsu Laboratories LTD. |
| 第 2 著者 氏名（和/英） | 二野宮 鼓 / Tuzumi NINOMIYA |
| 第 2 著者 所属（和/英） | 富士通(株)FRAM事業部 Fujitsu LTD. |
| 第 3 著者 氏名（和/英） | 大浦 道也 / Michiya OURA |
| 第 3 著者 所属（和/英） | (株)富士通研究所メモリデバイス研究部 Fujitsu Laboratories LTD. |
| 第 4 著者 氏名（和/英） | 横関 亘 / Wataru YOKOZEKI |
| 第 4 著者 所属（和/英） | 富士通(株)FRAM事業部 Fujitsu LTD. |
| 第 5 著者 氏名（和/英） | 向田 健二 / Kenji MUKAIDA |
| 第 5 著者 所属（和/英） | 富士通(株)FRAM事業部 Fujitsu LTD. |
| 第 6 著者 氏名（和/英） | 川嶋 将一郎 / Shoichiro KAWASHIMA |
| 第 6 著者 所属（和/英） | (株)富士通研究所メモリデバイス研究部 Fujitsu Laboratories LTD. |
| 発表年月日 | 2002/10/18 |
| 資料番号 | DSP2002-135 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 404 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |