講演名 2003/6/7
酸化膜埋め込み0.2μmゲートプロセスによる準ミリ波帯高出力GaAsFET(化合物半導体デバイスのプロセス技術)
笠原 健資, 山之口 勝己, 村瀬 康裕, 松永 高治,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 5インチウェハーで酸化膜埋め込みゲートプロセスを用いて、準ミリ波帯高出力GaAsFETを開発した。本プロセスは、高歩留まり、高均一性、再現性と高デバイス性能を両立させたデバイスプロセスである。Lg=0.2μmの素子において、5インチ面内でVtが3σ/Averageで6%と高い均一性を示し、単体特性としてImax=540mA/mm、gm=430mS/mm、MSG=13dB@30GHzを得た。さらに、20GHz帯においてゲート幅0.45mm素子で、出力密度0.73W/mm、電力付加効率54%の良好な出力特性が得られた。
抄録(英) Quasi-millimeter-wave high power FET with embedded O.2μm gates in SiO_2 was developed using 5 inch wafer. This process exhibited high yield, high-uniformity, high reproducibility and high device performances. Vt uniformity of 3σ/Average 6% in 5inch wafers is obtained for 0.2μm gate FETs. The FET characteristics are Imax of 540mA/mm, gm of 430mS/mm, MSG of 13dB@30GHz. The FET with gate width Wg=0.45mm showed power density of 0.73W/mm, PAE of 54% at 20GHz.
キーワード(和) GaAs / FET / 高出力素子
キーワード(英) GaAs / FET / Power Devices
資料番号 ED2003-61
発行日

研究会情報
研究会 ED
開催期間 2003/6/7(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Electron Devices (ED)
本文の言語 JPN
タイトル(和) 酸化膜埋め込み0.2μmゲートプロセスによる準ミリ波帯高出力GaAsFET(化合物半導体デバイスのプロセス技術)
サブタイトル(和)
タイトル(英) Quasi-millimeter-wave high power FET with embedded 0.2μm gates in SiO_2
サブタイトル(和)
キーワード(1)(和/英) GaAs / GaAs
キーワード(2)(和/英) FET / FET
キーワード(3)(和/英) 高出力素子 / Power Devices
第 1 著者 氏名(和/英) 笠原 健資 / Kensuke KASAHARA
第 1 著者 所属(和/英) NEC光・無線デバイス研究所
NEC Photonic and Wireless Devices Research Labs.
第 2 著者 氏名(和/英) 山之口 勝己 / Katsumi YAMANOGUCHI
第 2 著者 所属(和/英) NEC光・無線デバイス研究所
NEC Photonic and Wireless Devices Research Labs.
第 3 著者 氏名(和/英) 村瀬 康裕 / Yasuhiro MURASE
第 3 著者 所属(和/英) NEC光・無線デバイス研究所
NEC Photonic and Wireless Devices Research Labs.
第 4 著者 氏名(和/英) 松永 高治 / Kouji MATSUNAGA
第 4 著者 所属(和/英) NEC光・無線デバイス研究所
NEC Photonic and Wireless Devices Research Labs.
発表年月日 2003/6/7
資料番号 ED2003-61
巻番号(vol) vol.103
号番号(no) 118
ページ範囲 pp.-
ページ数 6
発行日