| 講演名 | 2003/1/23 デターミニスティックBISTによる高効率高品質テストの実現 畠山 実, 中尾 教伸, 清重 賢一, 夏目 幸一郎, 佐藤 康夫, 南雲 宇晴, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 大規模論理LSIにおいては,従来のスキャン方式を利用したテストではテストデータ量の増大が大きな問題となる.これを大幅に削減する手法としてはBIST(Built-in Self Test,組込み自己テスト)方式の利用が有効である.しかし,従来の乱数パターンを用いるBIST方式ではテスト品質が低下するという問題が発生する.そこで,テスト生成により求められた故障検出率の高いテストパターンを利用するデターミニスティックBISTの一方式として,我々の提案する近傍パターン生成に基づく方式を紹介する.実用回路を用いた評価実験により提案手法の有効性を例証する. |
| 抄録(英) | Conventional scan test approach has a serious problem of increasing test data volume for very large logic LSIs. BIST (Built-in Self Test) is a well-known approach for reducing test data volume drastically. However conventional random BIST approach has a big issue on test quality. Here we propose an approach based on neighborhood pattern generation as deterministic BIST which utilizes high quality test patterns generated by ATPG. Experimental results for industrial circuits illustrate the effectiveness of our approach for efficient and high quality test. |
| キーワード(和) | BIST / 近傍パターン / リシード / テストデータ削減 / テストデータ圧縮 / テスト品質 |
| キーワード(英) | BIST / Neighborhood Pattern / Reseeding / Test Data Reduction / Test Data Compression / Test Quality |
| 資料番号 | CPM2002-141 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPM |
|---|---|
| 開催期間 | 2003/1/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Component Parts and Materials (CPM) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | デターミニスティックBISTによる高効率高品質テストの実現 |
| サブタイトル（和） | |
| タイトル（英） | Efficient and High Quality Test Using Deterministic Built-in Test |
| サブタイトル（和） | |
| キーワード(1)（和/英） | BIST / BIST |
| キーワード(2)（和/英） | 近傍パターン / Neighborhood Pattern |
| キーワード(3)（和/英） | リシード / Reseeding |
| キーワード(4)（和/英） | テストデータ削減 / Test Data Reduction |
| キーワード(5)（和/英） | テストデータ圧縮 / Test Data Compression |
| キーワード(6)（和/英） | テスト品質 / Test Quality |
| 第 1 著者 氏名（和/英） | 畠山 実 / Kazumi HATAYAMA |
| 第 1 著者 所属（和/英） | (株)日立製作所半導体グループ Semiconductor & Integrated Circuits,Hitachi,Ltd. |
| 第 2 著者 氏名（和/英） | 中尾 教伸 / Michinobu NAKAO |
| 第 2 著者 所属（和/英） | (株)日立製作所半導体グループ Semiconductor & Integrated Circuits,Hitachi,Ltd. |
| 第 3 著者 氏名（和/英） | 清重 賢一 / Yoshikazu KIYOSHIGE |
| 第 3 著者 所属（和/英） | (株)日立製作所半導体グループ Semiconductor & Integrated Circuits,Hitachi,Ltd. |
| 第 4 著者 氏名（和/英） | 夏目 幸一郎 / Koichiro NATSUME |
| 第 4 著者 所属（和/英） | (株)日立製作所半導体グループ Semiconductor & Integrated Circuits,Hitachi,Ltd. |
| 第 5 著者 氏名（和/英） | 佐藤 康夫 / Yasuo SATO |
| 第 5 著者 所属（和/英） | (株)日立製作所デバイス開発センタ Device Development Center,Hitachi,Ltd. |
| 第 6 著者 氏名（和/英） | 南雲 宇晴 / Takaharu NAGUMO |
| 第 6 著者 所属（和/英） | (株)日立製作所エンタープライズサーバ事業部 Enterprise Server Division,Hitachi,Ltd. |
| 発表年月日 | 2003/1/23 |
| 資料番号 | CPM2002-141 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 620 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |