講演名 | 2004/1/16 SFQ/半導体出力インターフェースシステムの最適化とビットエラーレートの評価(デバイス・一般) 山城 洋, 藤原 完, 吉川 信行, 原田 直樹, 平野 悟, 吉田 晃, 萬 伸一, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本論文ではジョセフソンラッチ型ドライバを用いたSFQ/半導体出力インターフェースシステムについてモンテ力ルロ法によりビットエラーレート(BER)のミュレーションを行い、測定結果との比較を通してその妥当性を示した.また、BERシミュレーションを用いてラッチ型ドライバの最適化を行い、BERの測定を行ったところBERの改善が見られた.更に、本論文ではラッチ型ドライバとSFQ論理回路との同期方法の検討を行い、インターフェースシステムの構成方法の提案を行った. |
抄録(英) | In this study we have simulated a bit error rate (BER) of a SFQ-semiconductor interface system based on a Josephson latching driver by using a Monte-Carlo method. We have compared simulation results of the BER with experimental results, and obtained qualitatively good agreement. We have optimized the design of the latching driver based on the BER simulation. The BER measurement of the new latching driver shows that the BER is improved by modification of an input gate of the latching driver. We have also proposed a method of the synchronization between SFQ circuits and latching drivers. |
キーワード(和) | SFQ論理目路 / インターフェース / ラッチ型ドライバ / BER |
キーワード(英) | SFQ Logic Circuit / Interface / Latching driver / BER |
資料番号 | SCE2003-38 |
発行日 |
研究会情報 | |
研究会 | SCE |
---|---|
開催期間 | 2004/1/16(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Superconductive Electronics (SCE) |
---|---|
本文の言語 | JPN |
タイトル(和) | SFQ/半導体出力インターフェースシステムの最適化とビットエラーレートの評価(デバイス・一般) |
サブタイトル(和) | |
タイトル(英) | Optimization of SFQ/Semiconductor Interface Systems and Evaluation of their Bit-Error-Rate |
サブタイトル(和) | |
キーワード(1)(和/英) | SFQ論理目路 / SFQ Logic Circuit |
キーワード(2)(和/英) | インターフェース / Interface |
キーワード(3)(和/英) | ラッチ型ドライバ / Latching driver |
キーワード(4)(和/英) | BER / BER |
第 1 著者 氏名(和/英) | 山城 洋 / Yo YAMASHIRO |
第 1 著者 所属(和/英) | 横浜国立大学 Yokohama National University |
第 2 著者 氏名(和/英) | 藤原 完 / Kan FUJIWARA |
第 2 著者 所属(和/英) | 横浜国立大学 Yokohama National University |
第 3 著者 氏名(和/英) | 吉川 信行 / Nobuyuki YOSHIKAWA |
第 3 著者 所属(和/英) | 横浜国立大学 Yokohama National University |
第 4 著者 氏名(和/英) | 原田 直樹 / Naoki HARADA |
第 4 著者 所属(和/英) | (株)富士通研究所 Fujitsu Ltd. |
第 5 著者 氏名(和/英) | 平野 悟 / Satoru HIRANO |
第 5 著者 所属(和/英) | 超伝導工学研究所 ISTEC-SRL |
第 6 著者 氏名(和/英) | 吉田 晃 / Akira YOSHIDA |
第 6 著者 所属(和/英) | 超伝導工学研究所 ISTEC-SRL |
第 7 著者 氏名(和/英) | 萬 伸一 / Shinichi YOROZU |
第 7 著者 所属(和/英) | 超伝導工学研究所 ISTEC-SRL |
発表年月日 | 2004/1/16 |
資料番号 | SCE2003-38 |
巻番号(vol) | vol.103 |
号番号(no) | 592 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |