講演名 | 2002/11/28 オン・チップ単一磁束量子PLL回路の提案 黒沢 格, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 発振周波数の長時間の安定性を確保するために、位相同期ループ回路(PLL回路)の導入が単一磁束量子(SFQ)回路においても期待される。そこで、オンチップで実現可能な単一磁束量子PLL回路を提案した。ジョセフソン伝送線路(JTL)中に挿入された超伝導ループに、参照信号との位相差に応じた環状電流が発生することを利用した位相差検出ループと、その環状電流を電圧出力に変換する位相差出力SQUIDで位相比較器は構成される。この位相差信号を、ジョセフソン弛緩発振器の単一のジョセフソン素子を置き換えたdc SQUIDの制御電流にフィードバックすることでPLLが実現する。定量的な評価をJSIMを用いて行ったところ、正しくロックが行われることを確認した。 |
抄録(英) | The generation and distribution of clock pulses for high-speed SFQ (single flux quantum) circuits, where data and clock are the form of SFQ pulse train, is a very important technology. A stable high-frequency on-chip clock is needed for a variety of applications. Both short-term stability and long-term stability of the clock have critical effects on the performance of the digital systems. It is well known that the long-term clock stability is obtained by using a phase-locked loop (PLL) to synchronize the clock with an external stable reference signal. We have proposed an on-chip SFQ PLL circuit consisting of a phase detector, a loop filter and a feed back loop. The phase detector is a SQUID loop placed in Josephson transmission lines (JTLs) propagating the clock and the reference SFQ pulses. The phase difference detected is amplified by a SQUID amplifier and fed back to the Josephson oscillator through a low pass filter. A JSIM computer simulation has confirmed the proper locked oscillation. |
キーワード(和) | 単一磁束量子回路 / フェーズロック・ループ / PLL回路 / 周波数安定化 |
キーワード(英) | Single Flux Quantum Circuit / RSFQ Circuit / Phase-Locked Loop |
資料番号 | SCE2002-22 |
発行日 |
研究会情報 | |
研究会 | SCE |
---|---|
開催期間 | 2002/11/28(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Superconductive Electronics (SCE) |
---|---|
本文の言語 | JPN |
タイトル(和) | オン・チップ単一磁束量子PLL回路の提案 |
サブタイトル(和) | |
タイトル(英) | Proposal of an On-Chip SFQ Phase-Locked Loop Circuit |
サブタイトル(和) | |
キーワード(1)(和/英) | 単一磁束量子回路 / Single Flux Quantum Circuit |
キーワード(2)(和/英) | フェーズロック・ループ / RSFQ Circuit |
キーワード(3)(和/英) | PLL回路 / Phase-Locked Loop |
キーワード(4)(和/英) | 周波数安定化 |
第 1 著者 氏名(和/英) | 黒沢 格 / Itaru Kurosawa |
第 1 著者 所属(和/英) | 日本女子大学理学部 Japan Women's University |
発表年月日 | 2002/11/28 |
資料番号 | SCE2002-22 |
巻番号(vol) | vol.102 |
号番号(no) | 480 |
ページ範囲 | pp.- |
ページ数 | 4 |
発行日 |