| 講演名 | 2004/2/13 Classification of Sequential Circuits Based on Combinational Test Generation Complexity , |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | In this paper, we introduce a new test generation notation called τ^k notation, which consists of τ^k-equivalent and τ^k-bounded, in order to clarify the classification of sequential circuits based on combinational test generation complexity. We reconsider the test generation complexity for the existing classes of acyclic sequential circuits. We also propose FSR scan design technique as a DFT method and examine the test generation complexity for the augmented circuits. Three classes of sequential circuits that cover some cyclic sequential circuits have been identified as being T-equivalent and τ^k-bounded. |
| キーワード(和) | |
| キーワード(英) | test generation complexity / τ^k notation / easily testable / design for testability |
| 資料番号 | DC2003-101 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2004/2/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Classification of Sequential Circuits Based on Combinational Test Generation Complexity |
| サブタイトル（和） | |
| キーワード(1)（和/英） | / test generation complexity |
| 第 1 著者 氏名（和/英） | / Chia Yee OOI |
| 第 1 著者 所属（和/英） | Graduate School of Information Science, Nara Institute of Science and Technology Kansai Science City |
| 発表年月日 | 2004/2/13 |
| 資料番号 | DC2003-101 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 668 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |