講演名 2004/2/13
ランダムアクセススキャン : テスト時消費電力,テストデータ量,テスト時開削減法(VLSI設計とテスト)
, / 梶原 誠司,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) スキャン設計への強い依存により,多少大きな代償を払ってでもより大きな恩恵を得られるような他のテスト容易化技新開発は妨げられてきた.本論文では,テスト時消費電力,テストデータ量,テスト時間のすべてを同時に削減するためのランダムアクセススキャンの利用を検討する.提案手法では,ランダムアクセススキャンとそのテストデータを最小化する問題を,非対称巡回セールスマン問題に置き挨えて考える.その結果,ベンチマーク回路に対しては,テスト時間は3倍高速に,テストデー夕景は60%削試し,テスト時の消費電力は99%以上低減させることができた.
抄録(英) Adherence to serial scan is preventing the researchers from investigating alternative design for test techniques that may offer larger test benefit at the cost of some what higher overhead. In this paper, we investigate the use of random access scan for simultaneous reduction of test power, test data volume and test application time. We provide an asymmetric traveling salesman formulation of these problems to minimize random access scans and the test data. Application of our method results into nearly 3x speedup in test application time, 60% reduction in test data volume and over 99% reduction in power consumption for benchmark circuits.
キーワード(和) スキャン設計 / テスト容易化設計 / テストコスト削減
キーワード(英) scan design / design for testability / test cost reduction
資料番号 DC2003-98
発行日

研究会情報
研究会 DC
開催期間 2004/2/13(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Dependable Computing (DC)
本文の言語 ENG
タイトル(和) ランダムアクセススキャン : テスト時消費電力,テストデータ量,テスト時開削減法(VLSI設計とテスト)
サブタイトル(和)
タイトル(英) Random Access Scan : A solution to test power, test data volume and test time
サブタイトル(和)
キーワード(1)(和/英) スキャン設計 / scan design
キーワード(2)(和/英) テスト容易化設計 / design for testability
キーワード(3)(和/英) テストコスト削減 / test cost reduction
第 1 著者 氏名(和/英) / Dong Hyun BAIK
第 1 著者 所属(和/英)
Univ. of Wisconsin-Madison, Dept. of Electrical and Computer Engineering
第 2 著者 氏名(和/英) / 梶原 誠司 / Kewal K. SALUJA
第 2 著者 所属(和/英) / 九州工業大学情報工学部電子防報工学科
Univ. of Wisconsin-Madison, Dept. of Electrical and Computer Engineering
発表年月日 2004/2/13
資料番号 DC2003-98
巻番号(vol) vol.103
号番号(no) 668
ページ範囲 pp.-
ページ数 7
発行日