| 講演名 | 2004/2/13 プロセッサ自己テストのためのコントローラ入力時相空間制約(VLSI設計とテスト) 帆足 尚孝, 神戸 和子, 井上 美智子, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 大規模かつ高速なプロセッサのテストとして,命令列の実行による自己テスト法が注目されている.階層テスト生成に基づくテスト生成法では,モジュールに対するゲートレベルテスト生成と,モジュールに対するテスト系列の正当化,応答の伝播を行う命分列の生成を行う.モジュールに対するゲートレベルテスト生成では,モジュールの入力に正当化可能な値空間を制約としたテスト生成を行う.本橋では,順序モジュールであるコントローラに対するテスト生成のための制約として入力時相空間制約を提案し,従来の制約との比較評価を行う.比較評価実験で,コントローラに対して制約抽出,制約下テスト生成を行い,入力時相空間制約の必要性を示す. |
| 抄録(英) | Instruction based self test is getting much attention as testing methodology of large-scale and high-speed processors. In the test generation methodology based on the hierarchical test generation, the gate-level test generation for each module and the generation of instruction sequence that justifies the test sequence and observes the test response for the module are performed. We consider the justifiable input space of the module as the constraint for test generation. In this paper, we propose input temporal spatial constraints as constraints for the test generation for sequential modules such as controllers. We compare test generation for controllers using the input temporal spatial constraints and conventional input spatial constraint, and show the necessity for input temporal spatial constraints. |
| キーワード(和) | プロセッサ / 自己テスト / テストプログラム / 階層テスト生成 / コントローラ / 入力時相空間制約 |
| キーワード(英) | Processor / Self-Testing / Test Program / Hierarchical Test Generation / Controller / Input Temporal Spatial Constraint |
| 資料番号 | DC2003-96 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2004/2/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | プロセッサ自己テストのためのコントローラ入力時相空間制約(VLSI設計とテスト) |
| サブタイトル（和） | |
| タイトル（英） | Input Temporal Spatial Constraint of Controller for Instruction-Based Self-Testing of Processor Cores |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロセッサ / Processor |
| キーワード(2)（和/英） | 自己テスト / Self-Testing |
| キーワード(3)（和/英） | テストプログラム / Test Program |
| キーワード(4)（和/英） | 階層テスト生成 / Hierarchical Test Generation |
| キーワード(5)（和/英） | コントローラ / Controller |
| キーワード(6)（和/英） | 入力時相空間制約 / Input Temporal Spatial Constraint |
| 第 1 著者 氏名（和/英） | 帆足 尚孝 / Naotaka HOASHI |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 神戸 和子 / Kazuko KAMBE |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 井上 美智子 / Michiko INOUE |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2004/2/13 |
| 資料番号 | DC2003-96 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 668 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |