| 講演名 | 2004/2/13 低消費電力基板型構造可変テスタの開発(VLSI設計とテスト) 佐藤 正幸, 板橋 裕行, 大塚 信行, 小林 康郎, 武藤 治, 新井 雅之, 福本 聡, 岩崎 一彦, 上原 孝二, 志水 勲, 間明田 治佳, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 大型汎用テスタは,その装置の運用コストが高いために,テスト・コスト削減には直接寄与できない.そのために,多数個同時測定やテスティング手法の活用による合理化に留まっていた.これに対してFPGAを使い構造可変なテスタを基板上に構成し,低消費電力基板型構造可変テスタを開発した.本稿の構造可変テスタとは,大型汎用テスタのテスタ言語またはテスト・プログラムから高位設計記述言語HDLを使い,大型汎用テスタのテスタ・リソースを置き換えるべく書込み可能なFPGAで,1枚の基板にテスタを構成するものである.テスタ価格を大型汎用テスタに比較して低価格にでき,直接的なテスト・コストの削減が可能である.また消費電力も1/100化でき,環境に配慮したテスタが提供できる.更に,本テスタは構造可変であるために,設計での製品機能評価にも活用できる.HDD Motor Driver Combo IC への適用についても報告する. |
| 抄録(英) | Large-scale general-purpose testers have been used for testing VLSI chips. They do not contribute directly to reduction of test cost because of their high operating cost. Test cost reduction has mainly been achieved by applying various techniques, such as multi-site testing. We have developed a low power on-board reconfigurable tester using an FPGA chip mounted on the board. The reconfigurable tester described in this paper can replace some of tester resources in general-purpose testers. The tester proposed can be configured by high-level HDL description derived from a tester language or a test program. With comparison to general-purpose testers, the proposed tester can provide a lower cost tester, resulting in reducing overall chip test cost. It also accomplishes lower power consumption, that is 1/100, providing an eco-friendly tester. Moreover, having the characteristic of being reconfigurable, our tester can be applied to product verifications in the design stage. We also report on its application to HDD Motor Driver Combo 1C. |
| キーワード(和) | VLSIテスト / ATE / 再構成可能テスタ / 基板型テスタ / 低消費電力テスタ |
| キーワード(英) | VLSI test / ATE / reconfigurable tester / on-board tester / low-power tester |
| 資料番号 | DC2003-94 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2004/2/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低消費電力基板型構造可変テスタの開発(VLSI設計とテスト) |
| サブタイトル（和） | |
| タイトル（英） | Proposal of Low Power Board-Type Reconfigurable Tester |
| サブタイトル（和） | |
| キーワード(1)（和/英） | VLSIテスト / VLSI test |
| キーワード(2)（和/英） | ATE / ATE |
| キーワード(3)（和/英） | 再構成可能テスタ / reconfigurable tester |
| キーワード(4)（和/英） | 基板型テスタ / on-board tester |
| キーワード(5)（和/英） | 低消費電力テスタ / low-power tester |
| 第 1 著者 氏名（和/英） | 佐藤 正幸 / Masayuki Sato |
| 第 1 著者 所属（和/英） | イノテック株式会社 INNOTECH Corp. |
| 第 2 著者 氏名（和/英） | 板橋 裕行 / Hiroyuki Itabashi |
| 第 2 著者 所属（和/英） | イノテック株式会社 Graduate Shool of Engineering, Tokyo Metropolitan University |
| 第 3 著者 氏名（和/英） | 大塚 信行 / Nobuyuki Otsuka |
| 第 3 著者 所属（和/英） | イノテック株式会社 Renesas Technology Corp. |
| 第 4 著者 氏名（和/英） | 小林 康郎 / Yasuro Kobayashi |
| 第 4 著者 所属（和/英） | イノテック株式会社 Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 武藤 治 / Osamu Muto |
| 第 5 著者 所属（和/英） | 東京都立大学大学院工学研究科 Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 新井 雅之 / Masayuki AraI |
| 第 6 著者 所属（和/英） | 東京都立大学大学院工学研究科 Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 福本 聡 / Satoshi Fukumoto |
| 第 7 著者 所属（和/英） | 東京都立大学大学院工学研究科 Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 岩崎 一彦 / Kazuhiko Iwasaki |
| 第 8 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 9 著者 氏名（和/英） | 上原 孝二 / Koji Uehara |
| 第 9 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 10 著者 氏名（和/英） | 志水 勲 / Isao Shimizu |
| 第 10 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 11 著者 氏名（和/英） | 間明田 治佳 / Haruo Mamyouda |
| 第 11 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 発表年月日 | 2004/2/13 |
| 資料番号 | DC2003-94 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 668 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |