| 講演名 | 2004/2/13 アナログLSIの測定精度,歩留,テスト時間の関係(VLSI設計とテスト) 小日向 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | LSIは集積度の向上のスピードが速く回路規模が大きくなるにつれて,LSIの量産テストでのテスト時間が長引きテストコストの上昇がLSIの製造コストに大きく影響を与えている.実際のアナログLSIのテスト結果からテスト時間を短縮し,歩留を向上しテストコストを低減するため,アナログテストの精度の改善がどの程度テスト時間とテスト歩留に影響を与えるかを実測データから実証的に確かめるものである. |
| 抄録(英) | As the integration of LSI is getting rapidly higher and circuit size is getting bigger, the bigger LSI test cost due to longer test time in LSI production becomes more serious. This paper will discuss how much impact Mixed LSI measurement accuracy affects test time and LSI yield analyzing the actual results in production test. It will be practical and effective example to the semiconductor industry to show the actual relation among measurement accuracy, test time, and yield based on the actual test data. |
| キーワード(和) | テスト時間 / 歩留 / 測定精度 / アナログLSI / FFT / DSP |
| キーワード(英) | Test Time / Yield / Measurement Accuracy / Analog LSI / FFT / DSP |
| 資料番号 | DC2003-93 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2004/2/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アナログLSIの測定精度,歩留,テスト時間の関係(VLSI設計とテスト) |
| サブタイトル（和） | |
| タイトル（英） | Analog LSI Relation Among Measurement Accuracy, Yield, and Test Time |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テスト時間 / Test Time |
| キーワード(2)（和/英） | 歩留 / Yield |
| キーワード(3)（和/英） | 測定精度 / Measurement Accuracy |
| キーワード(4)（和/英） | アナログLSI / Analog LSI |
| キーワード(5)（和/英） | FFT / FFT |
| キーワード(6)（和/英） | DSP / DSP |
| 第 1 著者 氏名（和/英） | 小日向 秀雄 / Hideo KOHlNATA |
| 第 1 著者 所属（和/英） | アジレントテクノロジー株式会社 Automated Test Group, Agilent Technologies Japan Ltd. |
| 発表年月日 | 2004/2/13 |
| 資料番号 | DC2003-93 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 668 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |