| 講演名 | 2003/11/21 コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) 岩垣 剛, 大竹 哲史, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,コントローラの遅延故障に対するテスト容易化設計法を提案する.提案手法は非スキャン方式に基づいており,コントローラの通常動作を利用してテストを行う.通常動作で検出できない故障に対しては,無効テスト状態遷移生成論理(ISTG)を回路に付加し,それを用いてテストを行う.本手法を用いることにより,(1)短いテスト生成時間,(2)短いテスト実行時間,(3)at-speedテストが実現される.本手法では,回路設計者が要求するテスト品質に応じて,付加回路であるISTGを柔軟に設計できる.最後に,ベンチマーク回路を用いた実験によって,提案手法の有効性を示す. |
| 抄録(英) | This paper proposes a non-scan testing scheme to enhance delay fault testability of controllers. In this scheme, the original behavior of a given controller is used in test application, and the faults that cannot be detected by the original behavior are tested by an extra logic called an invalid test state/transition generator (ISTG) . Our scheme allows the following: achieving (1) short test generation time, (2) short test application time and (3) at-speed testing. We experimentally show the effectiveness of our method. In our method, ISTGs can be designed flexibly in response to the test qualities demanded by circuit designers. |
| キーワード(和) | コントローラ / 遅延故障 / テスト容易化設計 / 無効テスト状態遷移生成論理 / at-speedテスト / 非スキャン方式 |
| キーワード(英) | Controller / Delay fault / Design for testability / Invalid test state/transition generator / At-speed test / Non-scan design |
| 資料番号 | DC2003-38 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2003/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | コントローラの遅延故障に対するテスト容易化設計の一手法(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | A Method of Design for Delay Fault Testability of Controllers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | コントローラ / Controller |
| キーワード(2)（和/英） | 遅延故障 / Delay fault |
| キーワード(3)（和/英） | テスト容易化設計 / Design for testability |
| キーワード(4)（和/英） | 無効テスト状態遷移生成論理 / Invalid test state/transition generator |
| キーワード(5)（和/英） | at-speedテスト / At-speed test |
| キーワード(6)（和/英） | 非スキャン方式 / Non-scan design |
| 第 1 著者 氏名（和/英） | 岩垣 剛 / Tsuyoshi IWAGAKI |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satoshi OHTAKE |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2003/11/21 |
| 資料番号 | DC2003-38 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 480 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |