| 講演名 | 2003/4/11 非同期式回路の高位合成について(ディペンダブルコンピュータシステム及び一般) 米田 友洋, 高園 真樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,高位仕様記述言語からtimed回路を効率よく合成する手法について提案する.特に,制御回路の合成は,仕様記述言語からCSC(Complete State Coding)性を満たすペトリネットを生成することでCSC違反の解決コストを削減し,また,partial order reductionに基づくモジュラ合成を用いて出力1本毎に部分回路を合成する技法を用いることで,状態探索のコストを削減している.後者の技法を適用するためには,部分回路の入力信号集合を決定する必要があるが,これを行うための発見的手法を提案している.提案手法をTITAC2のラインフェッチ回路に適用し,従来手法および人手により設計された回路との比較を行う. |
| 抄録(英) | This work proposes an efficient methodology to synthesize timed circuits from high level specification languages. In particular, this paper presents a systematic procedure for translating channel-level models to Petri net descriptions. Care is taken in this translation to guarantee that there are no state coding violations in the resulting nets greatly simplifying the synthesis process. This paper also presents a modular decomposition method to break up the circuit to be synthesized such that an efficient partial order based synthesis approach can be applied to rapidly produce a circuit implementation. This new synthesis technique is demonstrated by its application to the line fetch module from the TITAC2 instruction cache system. |
| キーワード(和) | 高位合成 / timed回路 / モジュラ合成 / Partial order reduction / ペトリネット / Balsa |
| キーワード(英) | High level synthesis / timed circuits / Modular synthesis / Partial order reduction / Petri nets / Balsa |
| 資料番号 | CPSY2003-2,DC2003-2 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2003/4/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 非同期式回路の高位合成について(ディペンダブルコンピュータシステム及び一般) |
| サブタイトル（和） | |
| タイトル（英） | High-Level Synthesis of Asynchronous Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High level synthesis |
| キーワード(2)（和/英） | timed回路 / timed circuits |
| キーワード(3)（和/英） | モジュラ合成 / Modular synthesis |
| キーワード(4)（和/英） | Partial order reduction / Partial order reduction |
| キーワード(5)（和/英） | ペトリネット / Petri nets |
| キーワード(6)（和/英） | Balsa / Balsa |
| 第 1 著者 氏名（和/英） | 米田 友洋 / Tomohiro YONEDA |
| 第 1 著者 所属（和/英） | 国立情報学研究所情報基盤研究系 Infrastructure Systems Research Division, National Institute of Informatics |
| 第 2 著者 氏名（和/英） | 高園 真樹 / Masaki TAKAZONO |
| 第 2 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering, Tokyo Institute of Technology |
| 発表年月日 | 2003/4/11 |
| 資料番号 | CPSY2003-2,DC2003-2 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 19 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |