| 講演名 | 2003/2/14 テスト実行時間削減のためのデータパスの強可検査性に基づくテスト容易化設計法 永井 慎太郎, 大竹 哲史, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,レジスタ転送レベルでのデータパスのテスト実行時間を削減するための非スキャンテスト容易化設計法を提案する.データパスのテスト生成は階層テスト生成法に基づく.階層テスト生成では,データパス中の同じ論理回路で構成される回路要素に対して,同じテストベクトル集合を生成する.提案手法では,同じテストベクトル集合を用いて,同じ論理回路で構成される複数の回路要素に対して並行テストを行うことにより,テスト実行時間を削減する.また,テスト対象の回路要素に対してパイプラインテストを行うことにより,テスト実行時間を削減する.さらに提案手法では,実動作速度でのテスト実行が可能で,完全故障検出効率を達成できる. |
| 抄録(英) | This paper proposes a non-scan DFT method based on strong testability of register-transfer level data paths to reduce test application time. The proposed test generation method for data paths is based on hierarchical test generation. In the test generation method, test vectors and a test plan are generated for each combinational hardware element of a data path. The method generates test vectors only once for combinational hardware elements consisted of the same logic circuit. These hardware elements can be tested by using the same test vectors. To reduce test application time, we test those hardware elements concurrently. We also consider testing combinational hardware elements in a pipelined fasion. The method can achieve complete fault efficiency and allows at-speed testing. |
| キーワード(和) | テスト容易化設計 / レジスタ転送レベル / 階層テスト生成 / 並行テスト / パイプラインテスト / 完全故障検出効率 |
| キーワード(英) | design for testability / register-transfer level / hierarchical test generation / concurrent test / pipeline test / complete fault efficiency |
| 資料番号 | DC2002-84 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2003/2/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | テスト実行時間削減のためのデータパスの強可検査性に基づくテスト容易化設計法 |
| サブタイトル（和） | |
| タイトル（英） | A DFT method for RTL data paths based on strong testability to reduce test application time |
| サブタイトル（和） | |
| キーワード(1)（和/英） | テスト容易化設計 / design for testability |
| キーワード(2)（和/英） | レジスタ転送レベル / register-transfer level |
| キーワード(3)（和/英） | 階層テスト生成 / hierarchical test generation |
| キーワード(4)（和/英） | 並行テスト / concurrent test |
| キーワード(5)（和/英） | パイプラインテスト / pipeline test |
| キーワード(6)（和/英） | 完全故障検出効率 / complete fault efficiency |
| 第 1 著者 氏名（和/英） | 永井 慎太郎 / Shintaro NAGAI |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satoshi OHTAKE |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2003/2/14 |
| 資料番号 | DC2002-84 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 658 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |