| 講演名 | 2002/11/21 高速・低スタンバイリークを実現する Selective MT 手法の提案 宇佐美 公良, 河辺 直之, 小泉 正幸, 瀬田 克弘, 古澤 敏行, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では,Multi-Threshold CMOS(MTCMOS)をセル単位で選択的に使用する自動設計手法(Selective MT手法)を提案する.低Vthトランジスタと高Vthのスリープトランジスタから成る「MTセル」を開発し,回路中のクリティカルパスのみに選択的にMTセルを割当てる.本手法を実現するために,MTセル・ライブラリと自動設計ツールを開発し,RTLからレイアウトまでの設計フローを構築した.本手法をW-CDMA携帯電話向けDSPコアに実験適用し,評価した.その結果,すべてを高Vthで設計した場合に比べ,スタンバイリークを増加させること無く,ワーストパス遅延が14%短縮され,面積増加が10%に抑えられることが分った.リーク電流の実測結果も合わせて報告する. |
| 抄録(英) | This paper describes an automated design technique to selectively use multi-threshold CMOS (MTCMOS) in a cell-by-cell fashion. MT cells consisting of low-Vth transistors and high-Vth sleep transistors are assigned to critical paths, while high-Vth cells are assigned to non-critical paths. Compared to the conventional MTCMOS, the gate delay is not affected by the discharge patterns of other gates because there is no virtual ground to be shared. We applied this technique to a test chip of a DSP core. The worst path-delay was improved by 14% over the single high-Vth design without increasing standby leakage at 10% area overhead. |
| キーワード(和) | リーク電流 / 自動設計 / Multi-Threshold / マルチVth / スタンバイ電流 |
| キーワード(英) | Automated Design / Multi-Threshold / Standby Leakage Current |
| 資料番号 | DC2002-47 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2002/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速・低スタンバイリークを実現する Selective MT 手法の提案 |
| サブタイトル（和） | |
| タイトル（英） | Automated Selective Multi-Threshold Design For Ultra-Low Standby Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | リーク電流 / Automated Design |
| キーワード(2)（和/英） | 自動設計 / Multi-Threshold |
| キーワード(3)（和/英） | Multi-Threshold / Standby Leakage Current |
| キーワード(4)（和/英） | マルチVth |
| キーワード(5)（和/英） | スタンバイ電流 |
| 第 1 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 1 著者 所属（和/英） | 株式会社 東芝 セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 2 著者 氏名（和/英） | 河辺 直之 / Naoyuki KAWABE |
| 第 2 著者 所属（和/英） | 株式会社 東芝 セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 3 著者 氏名（和/英） | 小泉 正幸 / Masayuki KOIZUMI |
| 第 3 著者 所属（和/英） | 株式会社 東芝 セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 4 著者 氏名（和/英） | 瀬田 克弘 / Katsuhiro SETA |
| 第 4 著者 所属（和/英） | 株式会社 東芝 セミコンダクター社 Toshiba Corporation Semiconductor Company |
| 第 5 著者 氏名（和/英） | 古澤 敏行 / Toshiyuki FURUSAWA |
| 第 5 著者 所属（和/英） | 東芝マイクロエレクトロニクス株式会社 Toshiba Microelectronics Corporation |
| 発表年月日 | 2002/11/21 |
| 資料番号 | DC2002-47 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 479 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |