講演名 2004/2/27
フロー間の公平性を実現するパケット廃棄制御方式DMFQとそのハードウェア設計(セッション5)
山垣 則夫, 戸出 英樹, 村上 孝三,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年,ブロードバンドネットワークの普及に伴い,トラヒックはますます多様化している.このため,各トラヒックに対するQoS保証の実現が重要課題となっている.その手段の1つとして,ネットワーク内のルータにフロー単位で高速処理が可能な制御機構を具備することが考えられる.筆者らはこれまでに,フロー単位の公平性向上,ハードウェアによる高速処理の実現を目指し,パケット廃棄制御方式DMFQ (Dual Metrics Fair Queueing)を提案している.本稿では,そのアルゴリズムを示し,シミュレーションにより有効性を明らかにすると共に,具体的なハードウェアによる設計仕様を提案する.また,ハードウェア設計の結果として,その諸元を導出する.
抄録(英) Department of Information Networking, Graduate School of Information Science and Technology, Osaka University Yamadaoka 2-1, Suita-shi, Osaka, 565-0871 Japan E-mail: f{yamagaki,tode,murakami}@ist.osaka-u.ac.jp Abstract Various kinds of traffic have been increasing as broadband networks have been deployed recently. Thus, the realization of QoS guarantee for each traffic is a main technical challenge. As one of means to realize QoS guarantee, it is effective that routers have some high-speed and flow-based control mechanisms. So far, to achieve the fairness improvement per flow and high-speed processing, we have proposed the packet discarding scheme, DMFQ (Dual Metrics Fair Queueing). In this paper, we show the algorithm and clarify the effectiveness of DMFQ through simulation. Moreover, we propose the method to implement DMFQ with hardware and show the design results.
キーワード(和) ルータ / パケット廃棄制御 / フロー継続時間 / フロー管理 / ハードウェア設計
キーワード(英) router / packet discarding control / flow succession time / flow management / hardware design
資料番号 NS2003-297,IN2003-252
発行日

研究会情報
研究会 NS
開催期間 2004/2/27(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Network Systems(NS)
本文の言語 JPN
タイトル(和) フロー間の公平性を実現するパケット廃棄制御方式DMFQとそのハードウェア設計(セッション5)
サブタイトル(和)
タイトル(英) DMFQ: Packet Discarding Scheme Improving the Fairness per Flow and its Hardware Design
サブタイトル(和)
キーワード(1)(和/英) ルータ / router
キーワード(2)(和/英) パケット廃棄制御 / packet discarding control
キーワード(3)(和/英) フロー継続時間 / flow succession time
キーワード(4)(和/英) フロー管理 / flow management
キーワード(5)(和/英) ハードウェア設計 / hardware design
第 1 著者 氏名(和/英) 山垣 則夫 / Norio YAMAGAKl
第 1 著者 所属(和/英) 大阪大学大学院情報科学研究科
Department of Information Networking, Graduate School of Information Science and Technology, Osaka University
第 2 著者 氏名(和/英) 戸出 英樹 / Hideki TODE
第 2 著者 所属(和/英) 大阪大学大学院情報科学研究科
Department of Information Networking, Graduate School of Information Science and Technology, Osaka University
第 3 著者 氏名(和/英) 村上 孝三 / Koso MURAKAMI
第 3 著者 所属(和/英) 大阪大学大学院情報科学研究科
Department of Information Networking, Graduate School of Information Science and Technology, Osaka University
発表年月日 2004/2/27
資料番号 NS2003-297,IN2003-252
巻番号(vol) vol.103
号番号(no) 690
ページ範囲 pp.-
ページ数 4
発行日