| 講演名 | 2019-01-18 高温信頼度試験におけるGaN-HEMTのパルスI-V特性劣化メカニズムの解析 舘野 泰範(住友電工), 四田 泰代(住友電工デバイス・イノベーション), 山本 洋(住友電工), 中林 隆志(住友電工), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 高温保存試験におけるGaN-HEMTのパルスI-V特性変化の物理的メカニズムについて解析を行った. GaN-HEMTに高電圧ストレスを印加した直後にパルスSパラメータを測定することで, 遅延時間解析を実施した結果, 高温保存試験によって, GaN-HEMTのいわゆる「仮想ゲート」領域がドレイン電極側に向かって拡大していることでパルスI-V特性が変化することが分かった. この「仮想ゲート」の伸びは, ゲートのダイオード特性測定結果やゲート電極周辺のEDXによる元素分析によって, ゲート電極端部における電子のトンネル注入確率が増大することによるものと推定できる. |
| 抄録(英) | The purpose of this study is to investigate the physical mechanism of pulsed-IV degradation under high temperature storage tests. Using the measurements of the pulsed S-parameters immediately after the voltage stress was applied to the GaN-HEMT, we carried out the delay time analysis. As a result, we found that the so-called “virtual gate” region extended toward the drain electrode due to high temperature storage. From this result, we concluded that the electron tunnel injection probability at the gate edge increased and degraded the pulsed-IV characteristics. |
| キーワード(和) | 遅延時間解析 / GaN-HEMT / 高温放置試験 / パルスI-V / パルスSパラメータ |
| キーワード(英) | delay time analysis / GaN-HEMT / high temperature storage test / pulsed I-V / pulsed S-parameters |
| 資料番号 | ED2018-82,MW2018-149 |
| 発行日 | 2019-01-10 (ED, MW) |
| 研究会情報 | |
| 研究会 | MW / ED |
|---|---|
| 開催期間 | 2019/1/17(から2日開催) |
| 開催地（和） | 日立中研 |
| 開催地（英） | Hitachi, Central Research Lab. |
| テーマ（和） | 化合物半導体ICおよび超高速・超高周波デバイス／マイクロ波/一般 |
| テーマ（英） | Compound semiconductor, High speed and High frequency devices/Microwave technologies |
| 委員長氏名（和） | 村口 正弘(東京理科大) / 津田 邦男(東芝インフラシステムズ) |
| 委員長氏名（英） | Masahiro Muraguchi(TUS) / Kunio Tsuda(Toshiba) |
| 副委員長氏名（和） | 古神 義則(宇都宮大) / 岡崎 浩司(NTTドコモ) / 田島 賢一(三菱電機) / 須原 理彦(首都大) |
| 副委員長氏名（英） | Yoshinori Kogami(Utsunomiya Univ.) / Hiroshi Okazaki(NTT DOCOMO) / Kenichi Tajima(Mitsubishi Electric) / Michihiko Suhara(TMU) |
| 幹事氏名（和） | 中村 宝弘(日立) / 清水 隆志(宇都宮大) / 東脇 正高(NICT) / 大石 敏之(佐賀大) |
| 幹事氏名（英） | Takahiro Nakamura(HITACHI) / Takashi Shimizu(Utsunomiya Univ.) / Masataka Higashiwaki(NICT) / Toshiyuki Oishi(Saga Univ.) |
| 幹事補佐氏名（和） | 本良 瑞樹(東北大) / 吉田 賢史(鹿児島大) / 岩田 達哉(豊橋技科大) / 小谷 淳二(富士通研) |
| 幹事補佐氏名（英） | Mizuki Motoyoshi(Tohoku Univ.) / Satoshi Yoshida(Kagoshima Univ.) / Tatsuya Iwata(TUT) / Junji Kotani(Fjitsu Lab.) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on Microwaves / Technical Committee on Electron Devices |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高温信頼度試験におけるGaN-HEMTのパルスI-V特性劣化メカニズムの解析 |
| サブタイトル（和） | |
| タイトル（英） | Investigation of the Pulsed-IV Degradation Mechanism of GaN-HEMT under High Temperature Storage Tests |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延時間解析 / delay time analysis |
| キーワード(2)（和/英） | GaN-HEMT / GaN-HEMT |
| キーワード(3)（和/英） | 高温放置試験 / high temperature storage test |
| キーワード(4)（和/英） | パルスI-V / pulsed I-V |
| キーワード(5)（和/英） | パルスSパラメータ / pulsed S-parameters |
| 第 1 著者 氏名（和/英） | 舘野 泰範 / Yasunori Tateno |
| 第 1 著者 所属（和/英） | 住友電気工業株式会社(略称：住友電工) Sumitomo Electric Industries, Ltd.(略称：Sumitomo Electric) |
| 第 2 著者 氏名（和/英） | 四田 泰代 / Yasuyo Kurachi |
| 第 2 著者 所属（和/英） | 住友電工デバイス・イノベーション株式会社(略称：住友電工デバイス・イノベーション) Sumitomo Electric Device Innovations(略称：Sumitomo Electric Device Innovations) |
| 第 3 著者 氏名（和/英） | 山本 洋 / Hiroshi Yamamoto |
| 第 3 著者 所属（和/英） | 住友電気工業株式会社(略称：住友電工) Sumitomo Electric Industries, Ltd.(略称：Sumitomo Electric) |
| 第 4 著者 氏名（和/英） | 中林 隆志 / Takashi Nakabayashi |
| 第 4 著者 所属（和/英） | 住友電気工業株式会社(略称：住友電工) Sumitomo Electric Industries, Ltd.(略称：Sumitomo Electric) |
| 発表年月日 | 2019-01-18 |
| 資料番号 | ED2018-82,MW2018-149 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | ED-402,MW-403 |
| ページ範囲 | pp.71-74(ED), pp.71-74(MW), |
| ページ数 | 4 |
| 発行日 | 2019-01-10 (ED, MW) |