講演名 2019-01-31
FPGA上での部分再構成を使用したストリーム向けクロスバの実装と検証
川俣 裕一(長崎大), 木田 智大(長崎大), 柴田 裕一郎(長崎大), 佐野 健太郎(理研),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文では, 複数の FPGA を用いるマルチ FPGA クラスタ計算システムにおいて, 部分再構成を用いたネットワーククロスバの実装を提案する. 部分再構成によりクロスバモジュールを再構成することで, ネットワークルーティングを変更できる. 本稿の目的は通常回路と部分再構成回路の比較を行い, 部分再構成を使用したクロスバの資源使用量, 最大動作周波数を明らかにし, 検証, 評価を行い, 今後の課題について明らかにすることである. 結果として, 部分再構成を使用することで, 通常回路より ALM 資源の使用量を減らすことができた. 一方, 最大動作周波数はクロスバの入出力 bit 数が低い場合通常回路より高くなるが, 入出力 bit 数が高くなるにつれ低下し, 4096bit の時では通常回路と同程度となった. 現在は部分再構成に JTAG インタェースを使用しているため, 今後内部メモリからの高速な部分再構成について検討し, システムに最適なクロスバ設計を検討していく必要がある.
抄録(英)
キーワード(和) FPGA / Arria 10 / 部分再構成 / Partial Reconfiguration
キーワード(英)
資料番号 VLD2018-90,CPSY2018-100,RECONF2018-64
発行日 2019-01-23 (VLD, CPSY, RECONF)

研究会情報
研究会 IPSJ-SLDM / RECONF / VLD / CPSY / IPSJ-ARC
開催期間 2019/1/30(から2日開催)
開催地(和) 慶応義塾大学 日吉キャンパス 来往舎
開催地(英) Raiosha, Hiyoshi Campus, Keio University
テーマ(和) FPGA応用および一般
テーマ(英) FPGA Applications, etc.
委員長氏名(和) 田宮 豊(富士通研) / 本村 真人(北大) / 峯岸 孝行(三菱電機) / 中野 浩嗣(広島大) / 井上 弘士(九大)
委員長氏名(英) Yutaka Tamiya(Fujitsu Lab.) / Masato Motomura(Hokkaido Univ.) / Noriyuki Minegishi(Mitsubishi Electric) / Koji Nakano(Hiroshima Univ.) / Koji Inoue(Kyushu Univ.)
副委員長氏名(和) / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 戸川 望(早大) / 入江 英嗣(東大) / 三吉 貴史(富士通研)
副委員長氏名(英) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Nozomu Togawa(Waseda Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu)
幹事氏名(和) 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 細谷 英一(NTT) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 新田 高庸(NTT) / 小平 行秀(会津大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 近藤 正章(東大) / 塩谷 亮太(名大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ)
幹事氏名(英) Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / Eiichi Hosoya(NTT) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Koyo Nitta(NTT) / Yukihide Kohira(Univ. of Aizu) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Nagoya Univ.) / Miho Tanaka(Fujitsu Lab.) / Yohei Hasegawa(Toshiba Memory)
幹事補佐氏名(和) / 小林 悠記(NEC) / 中原 啓貴(東工大) / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大)
幹事補佐氏名(英) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.)

講演論文情報詳細
申込み研究会 Special Interest Group on System and LSI Design Methodology / Technical Committee on Reconfigurable Systems / Technical Committee on VLSI Design Technologies / Technical Committee on Computer Systems / Special Interest Group on System Architecture
本文の言語 JPN-ONLY
タイトル(和) FPGA上での部分再構成を使用したストリーム向けクロスバの実装と検証
サブタイトル(和)
タイトル(英)
サブタイトル(和)
キーワード(1)(和/英) FPGA
キーワード(2)(和/英) Arria 10
キーワード(3)(和/英) 部分再構成
キーワード(4)(和/英) Partial Reconfiguration
第 1 著者 氏名(和/英) 川俣 裕一 / Yuichi Kawamata
第 1 著者 所属(和/英) 長崎大学(略称:長崎大)
Nagasaki University(略称:Nagasaki Univ.)
第 2 著者 氏名(和/英) 木田 智大 / Tomohiro Kida
第 2 著者 所属(和/英) 長崎大学(略称:長崎大)
Nagasaki University(略称:Nagasaki Univ.)
第 3 著者 氏名(和/英) 柴田 裕一郎 / Yuichiro Shibata
第 3 著者 所属(和/英) 長崎大学(略称:長崎大)
Nagasaki University(略称:Nagasaki Univ.)
第 4 著者 氏名(和/英) 佐野 健太郎 / Kentaro Sano
第 4 著者 所属(和/英) 理化学研究所(略称:理研)
RIKEN(略称:RIKEN)
発表年月日 2019-01-31
資料番号 VLD2018-90,CPSY2018-100,RECONF2018-64
巻番号(vol) vol.118
号番号(no) VLD-430,CPSY-431,RECONF-432
ページ範囲 pp.113-118(VLD), pp.113-118(CPSY), pp.113-118(RECONF),
ページ数 6
発行日 2019-01-23 (VLD, CPSY, RECONF)