| 講演名 | 2018-12-05 Intel OpenCLを用いた3状態YOLOv2のFPGA実装について 佐田 悠生(東工大), 下田 将之(東工大), 佐藤 真平(東工大), 中原 啓貴(東工大), |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 畳み込みニューラルネットワークは高い認識精度を持ち，様々な画像認識アプリケーションを組み込み機器へ応用することが期待されている．推論デバイスとしてFPGAは，書き換え可能な専用回路を用いて低消費電力かつ低レイテンシで計算が可能である．本稿では，物体検出を行うYOLO~(You Only Look Once)の重みを低ビットかつ疎である3状態重みへ軽量化する手法を用いる．CNNの1層目では，3値CNNとして重み${-1,0,+1}$を設定し，後半では3状態${-w,0,+w}$な重みを設定する．間接メモリアクセスアーキテクチャを適用して零重みをスキップし，カーネル並列2次元畳み込みを行うアーキテクチャを用いる．間接メモリアクセスを導入することで，異なるサイズのカーネルを持つAlexNet等のCNNにも同じアーキテクチャを適用できる．レイヤ数を削減し低レイテンシ計算を行うため，AlexNetベースのYOLOv2を設計した．車と人の物体検出を用いた実験により，提案する3状態CNNは元のCNNと比較して，重みのパラメータ数を90%削減できた．Intel社のFPGA SDK for OpenCLを用いてIntel Arria10を搭載したDE5aNet DDR4ボードに実装し，429.0FPS(Frames Per Second)を達成した．Intel Corei7 7700と比較して203.3倍高速であり，電力効率は190.0倍優れていた．GeForce GTX 1070 GPUと比較して1.74倍高速であり，電力性能効率は2.63倍優れていた． |
| 抄録(英) | Since the convolutional neural network has a high-performance recognition accuracy, it is expected to implement various applications on an embedded vision system. An FPGA can calculate the inference algorithm with low-latency and low power consumption using a specific circuit. In the paper, we propose a tri-state weight, which is a generalization of a low-precision and sparse~(pruning) for CNN weight, to reduce the operation cost and parameters of YOLO. In the first layer, we set a weight ${-1,0,+1}$ as a ternary CNN, while in the other layers, we set a ${-w,0,+w}$ as a sparse weight CNN. We apply an indirect memory access architecture to skip zero part and propose the weight parallel 2D convolutional circuit. It can be applied to the AlexNet based CNN, which has different size kernels. Thus, we design the AlexNet based YOLOv2 to reduce the number of layers toward low-latency computation. In the experiment, the proposed tri-state scheme CNN reduces the 90% of weight parameter. We implement the proposed tri-state weight YOLOv2 on a DE5aNet DDR4 board, which has the Intel Corp. Arria10 GX, by using Intel FPGA SDK for OpenCL. It archived 429.0 frames per second (FPS) on a car and person recognition. Compared with the Intel Corei7 7700, it was 203.3 times faster, and its performance per power efficiency was 190.0 times better. Also, compared with the GeForce GTX 1070 GPU, it was 1.74 times faster, and its power performance efficiency was 2.63 times better. |
| キーワード(和) | Intel OpenCL / 物体検出 / 3状態YOLOv2 / 畳み込みニューラルネットワーク / 3値化 / 枝刈り / FPGA |
| キーワード(英) | Intel OpenCL / Object Detection / Tristate YOLOv2 / Convolutional Neural Network / Ternary / Pruning / FPGA |
| 資料番号 | RECONF2018-35 |
| 発行日 | 2018-11-28 (RECONF) |
| 研究会情報 | |
| 研究会 | VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC |
|---|---|
| 開催期間 | 2018/12/5(から3日開催) |
| 開催地（和） | サテライトキャンパスひろしま |
| 開催地（英） | Satellite Campus Hiroshima |
| テーマ（和） | デザインガイア2018 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2018 -New Field of VLSI Design- |
| 委員長氏名（和） | 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 田宮 豊(富士通研) / 渡辺 晴美(東海大) / 井上 弘士(九大) |
| 委員長氏名（英） | Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Yutaka Tamiya(Fujitsu Laboratories) / 渡辺 晴美(東海大) / 井上 弘士(九大) |
| 副委員長氏名（和） | 戸川 望(早大) / 高橋 寛(愛媛大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 武山 真弓(北見工大) / 永田 真(神戸大) / 木全 英明(NTT) / 児玉 和也(NII) |
| 副委員長氏名（英） | Nozomu Togawa(Waseda Univ.) / Hiroshi Takahashi(Ehime Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Kazuya Kodama(NII) |
| 幹事氏名（和） | 新田 高庸(NTT) / 小平 行秀(会津大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 中村 雄一(豊橋技科大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 河村 圭(KDDI総合研究所) / 高橋 桂太(名大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / 近藤 正章(東大) / 塩谷 亮太(東大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ) |
| 幹事氏名（英） | Koyo Nitta(NTT) / Yukihide Odaira(Aizu Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Yuichi Akage(NTT) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Kei Kawamura(KDDI Research) / Keita Takahashi(Nagoya Univ.) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Univ. of Tokyo) / 田中 美帆(富士通研) / Yohei Hasegawa(Toshiba Memory) |
| 幹事補佐氏名（和） | / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 木村 康男(東京工科大) / 中澤 日出樹(弘前大) / 寺迫 智昭(愛媛大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 岩崎 裕江(NTT) |
| 幹事補佐氏名（英） | / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yasuo Kimura(Tokyo Univ. of Tech.) / Hideki Nakazawa(Hirosaki Univ.) / Tomoaki Terasako(Ehime Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Hiroe Iwasaki(NTT) |
| 講演論文情報詳細 | |
| 申込み研究会 | Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Intel OpenCLを用いた3状態YOLOv2のFPGA実装について |
| サブタイトル（和） | |
| タイトル（英） | An FPGA implementation of Tri-state YOLOv2 using Intel OpenCL |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Intel OpenCL / Intel OpenCL |
| キーワード(2)（和/英） | 物体検出 / Object Detection |
| キーワード(3)（和/英） | 3状態YOLOv2 / Tristate YOLOv2 |
| キーワード(4)（和/英） | 畳み込みニューラルネットワーク / Convolutional Neural Network |
| キーワード(5)（和/英） | 3値化 / Ternary |
| キーワード(6)（和/英） | 枝刈り / Pruning |
| キーワード(7)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 佐田 悠生 / Youki Sada |
| 第 1 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：titech) |
| 第 2 著者 氏名（和/英） | 下田 将之 / Masayuki Shimoda |
| 第 2 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：titech) |
| 第 3 著者 氏名（和/英） | 佐藤 真平 / Shimpei Sato |
| 第 3 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：titech) |
| 第 4 著者 氏名（和/英） | 中原 啓貴 / Hiroki Nakahara |
| 第 4 著者 所属（和/英） | 東京工業大学(略称：東工大) Tokyo Institute of Technology(略称：titech) |
| 発表年月日 | 2018-12-05 |
| 資料番号 | RECONF2018-35 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | RECONF-340 |
| ページ範囲 | pp.7-12(RECONF), |
| ページ数 | 6 |
| 発行日 | 2018-11-28 (RECONF) |