講演名 2018-12-06
Feature-Map Separable Convolutionによる小メモリFPGAでの画像認識の実現
神宮司 明良(東工大), 佐藤 真平(東工大), 中原 啓貴(東工大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ロボット,自動車,防犯カメラ,ドローン等の組み込みシステムでは,畳み込みニューラルネットワーク (Convolutional Neural Network : CNN) を用いた物体検出や画像認識が用いられ,安価なデバイスで実現されること,電力性能に優れていることが求められる.クラス分類や画像認識のタスクにおいてCNNは既存手法を大きく上回る識別精度を達成するが,演算量が大きく,CPUではリアルタイムな処理が実現できず,GPUでは消費電力が大きすぎる.FPGAによる実現は電力性能に優れるが,大容量メモリを必要とする高価なFPGAチップが必要である.既存CNNのFPGA実装は電力効率の観点から特徴マップのバッファをオンチップメモリに実装する.CNNの各層で出力される特徴マップサイズは入力画像サイズに比例する.VGGなどで広く用いられる224×224サイズのとき,特徴マップサイズは最大で100Mbitを超える.このため,バッファメモリがリソース制約においてボトルネックとなる.本論文では,特徴マップを分割して畳み込み演算を行うFeature-Map Separable Convolutionを提案する.提案手法は,入力特徴マップを空間方向に分割し,畳み込み演算を行う特徴マップのサイズを小さくする.分割された特徴マップに対するCNNの推論を行うことでバッファメモリを削減する.実験により,クラス分類において特徴マップを4分割したとき,バッファメモリは70%削減され,識別精度はほぼ低下しないことを確認した.
抄録(英) Object detection and image recognition using a convolutional neural network (CNN) are used in embedded systems. Embedded systems require reasonable price and power performance. CNN has high accuracy and large computation. In realizing CNN, real-time processing cannot be realized in CPUs, and power consumption is too large in GPUs. The CNN realization of the FPGA is low power consumption, but large on-chip memory are required. Large memory FPGAs are expensive. Feature-map size output in convolution layers is large. This is a bottleneck in FPGA memory resource restrictions. We propose Feature-Map Separable Convolution. This makes an inference with divided feature-map. The feature-map size becomes smaller when an input image size becomes smaller. Thus, the buffer memory can be reduced. By experiments, we accomplished that the accuracy of CNN does not change so much with making buffer memory to 70%.
キーワード(和) 深層学習 / 畳み込みニューラルネットワーク / FPGA
キーワード(英) Deep learning / CNN / FPGA
資料番号 RECONF2018-41
発行日 2018-11-28 (RECONF)

研究会情報
研究会 VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC
開催期間 2018/12/5(から3日開催)
開催地(和) サテライトキャンパスひろしま
開催地(英) Satellite Campus Hiroshima
テーマ(和) デザインガイア2018 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2018 -New Field of VLSI Design-
委員長氏名(和) 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 田宮 豊(富士通研) / 渡辺 晴美(東海大) / 井上 弘士(九大)
委員長氏名(英) Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Yutaka Tamiya(Fujitsu Laboratories) / 渡辺 晴美(東海大) / 井上 弘士(九大)
副委員長氏名(和) 戸川 望(早大) / 高橋 寛(愛媛大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 武山 真弓(北見工大) / 永田 真(神戸大) / 木全 英明(NTT) / 児玉 和也(NII)
副委員長氏名(英) Nozomu Togawa(Waseda Univ.) / Hiroshi Takahashi(Ehime Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Kazuya Kodama(NII)
幹事氏名(和) 新田 高庸(NTT) / 小平 行秀(会津大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 中村 雄一(豊橋技科大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 河村 圭(KDDI総合研究所) / 高橋 桂太(名大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / 近藤 正章(東大) / 塩谷 亮太(東大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ)
幹事氏名(英) Koyo Nitta(NTT) / Yukihide Odaira(Aizu Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Yuichi Akage(NTT) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Kei Kawamura(KDDI Research) / Keita Takahashi(Nagoya Univ.) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Univ. of Tokyo) / 田中 美帆(富士通研) / Yohei Hasegawa(Toshiba Memory)
幹事補佐氏名(和) / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 木村 康男(東京工科大) / 中澤 日出樹(弘前大) / 寺迫 智昭(愛媛大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 岩崎 裕江(NTT)
幹事補佐氏名(英) / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yasuo Kimura(Tokyo Univ. of Tech.) / Hideki Nakazawa(Hirosaki Univ.) / Tomoaki Terasako(Ehime Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Hiroe Iwasaki(NTT)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture
本文の言語 JPN
タイトル(和) Feature-Map Separable Convolutionによる小メモリFPGAでの画像認識の実現
サブタイトル(和)
タイトル(英) A Tiny Memory implementation on an FPGA using Feature-Map Separable Convolution Technique
サブタイトル(和)
キーワード(1)(和/英) 深層学習 / Deep learning
キーワード(2)(和/英) 畳み込みニューラルネットワーク / CNN
キーワード(3)(和/英) FPGA / FPGA
第 1 著者 氏名(和/英) 神宮司 明良 / Akira Jinguji
第 1 著者 所属(和/英) 東京工業大学(略称:東工大)
Tokyo Institute of Technology(略称:titech)
第 2 著者 氏名(和/英) 佐藤 真平 / Simpei Sato
第 2 著者 所属(和/英) 東京工業大学(略称:東工大)
Tokyo Institute of Technology(略称:titech)
第 3 著者 氏名(和/英) 中原 啓貴 / Hiroki Nakahara
第 3 著者 所属(和/英) 東京工業大学(略称:東工大)
Tokyo Institute of Technology(略称:titech)
発表年月日 2018-12-06
資料番号 RECONF2018-41
巻番号(vol) vol.118
号番号(no) RECONF-340
ページ範囲 pp.39-44(RECONF),
ページ数 6
発行日 2018-11-28 (RECONF)