講演名 2018-12-06
スローウェーブ伝送線路におけるグランド構造の設計指針
小林 知広(広島大), 天川 修平(広島大), 吉田 毅(広島大), 藤島 実(広島大),
PDFダウンロードページ PDFダウンロードページへ
抄録(和) ミリ波CMOS回路においてスローウェーブ伝送線路はその高い位相定数を持つという特性から信号の結合分離を行うデバイスに用いられ、チップ面積縮小に貢献してきた。しかしながら、従来のスローウェーブ伝送線路は減衰が大きくなってしまうという問題がある。そこでコプレーナ伝送線路はシリコン基板のコンダクタンスを低く設定してやると減衰が少なくなるというシミュレーション結果と、スローウェーブ伝送線路の特性はグランドシールド密度を下げることによってコプレーナ伝送線路に近づくという二点に注目した。その二つを掛け合わせることによって減衰を最小限にしつつ位相定数を大きくできることをシミュレーションを用いて提案する。グランドシールド密度14%にてスローウェーブ伝送線路はコプレーナ伝送線路と同等の減衰でありながら位相定数が1.2倍程度となり、チップ面積縮小率18%という結果をシミュレーションにて得ることができた。
抄録(英) In the millimeter wave CMOS circuit, the slow wave transmission line is used for a device that couples and decouples signals from the characteristic that it has a high phase constant, contributing to a reduction in chip area. However, there is a problem that the attenuation of the conventional slow wave transmission line becomes large. Therefore, We focus on the simulation result that the attenuation decreases when the conductance of the silicon substrate is set low, and the characteristics of the slow wave transmission line approach the coplanar transmission line by lowering the ground shield density. We propose that the phase constant can be increased while minimizing the attenuation by multiplying the two by using simulation. With the ground shield density of 14%, the slow wave transmission line has attenuation equivalent to that of the coplanar transmission line, but the phase constant is about 1.2 times, and the result that the chip area reduction ratio is 18% can be obtained by simulation.
キーワード(和) CMOS / ミリ波 / グランドコプレーナ伝送線路 / コプレーナ伝送線路 / スローウェーブ伝送線路
キーワード(英) CMOS / Millimeter wave / Ground coplanar transmission line / Coplanar transmission line / Slow wave transmission line
資料番号 CPM2018-88,ICD2018-49,IE2018-67
発行日 2018-11-28 (CPM, ICD, IE)

研究会情報
研究会 VLD / DC / CPSY / RECONF / CPM / ICD / IE / IPSJ-SLDM / IPSJ-EMB / IPSJ-ARC
開催期間 2018/12/5(から3日開催)
開催地(和) サテライトキャンパスひろしま
開催地(英) Satellite Campus Hiroshima
テーマ(和) デザインガイア2018 -VLSI設計の新しい大地-
テーマ(英) Design Gaia 2018 -New Field of VLSI Design-
委員長氏名(和) 峯岸 孝行(三菱電機) / 福本 聡(首都大東京) / 中野 浩嗣(広島大) / 本村 真人(北大) / 廣瀬 文彦(山形大) / 日高 秀人(ルネサス エレクトロニクス) / 浜本 隆之(東京理科大) / 田宮 豊(富士通研) / 渡辺 晴美(東海大) / 井上 弘士(九大)
委員長氏名(英) Noriyuki Minegishi(Mitsubishi Electric) / Satoshi Fukumoto(Tokyo Metropolitan Univ.) / Koji Nakano(Hiroshima Univ.) / Masato Motomura(Hokkaido Univ.) / Fumihiko Hirose(Yamagata Univ.) / Hideto Hidaka(Renesas) / Takayuki Hamamoto(Tokyo Univ. of Science) / Yutaka Tamiya(Fujitsu Laboratories) / 渡辺 晴美(東海大) / 井上 弘士(九大)
副委員長氏名(和) 戸川 望(早大) / 高橋 寛(愛媛大) / 入江 英嗣(東大) / 三吉 貴史(富士通研) / 柴田 裕一郎(長崎大) / 佐野 健太郎(理研) / 武山 真弓(北見工大) / 永田 真(神戸大) / 木全 英明(NTT) / 児玉 和也(NII)
副委員長氏名(英) Nozomu Togawa(Waseda Univ.) / Hiroshi Takahashi(Ehime Univ.) / Hidetsugu Irie(Univ. of Tokyo) / Takashi Miyoshi(Fujitsu) / Yuichiro Shibata(Nagasaki Univ.) / Kentaro Sano(RIKEN) / Mayumi Takeyama(Kitami Inst. of Tech.) / Makoto Nagata(Kobe Univ.) / Hideaki Kimata(NTT) / Kazuya Kodama(NII)
幹事氏名(和) 新田 高庸(NTT) / 小平 行秀(会津大) / 金子 晴彦(東工大) / 新井 雅之(日大) / 大川 猛(宇都宮大) / 高前田 伸也(北大) / 谷川 一哉(広島市大) / 三好 健文(イーツリーズ・ジャパン) / 中村 雄一(豊橋技科大) / 赤毛 勇一(NTTデバイスイノベーションセンタ) / 橋本 隆(パナソニック) / 夏井 雅典(東北大) / 河村 圭(KDDI総合研究所) / 高橋 桂太(名大) / 柴田 誠也(NEC) / 密山 幸男(高知工科大) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / 近藤 正章(東大) / 塩谷 亮太(東大) / 田中 美帆(富士通研) / 長谷川 揚平(東芝メモリ)
幹事氏名(英) Koyo Nitta(NTT) / Yukihide Odaira(Aizu Univ.) / Haruhiko Kaneko(Tokyo Inst. of Tech.) / Masayuki Arai(Nihon Univ.) / Takeshi Ohkawa(Utsunomiya Univ.) / Shinya Takameda(Hokkaido Univ.) / Kazuya Tanigawa(Hiroshima City Univ.) / Takefumi Miyoshi(e-trees.Japan) / Yuichi Nakamura(Toyohashi Univ. of Tech.) / Yuichi Akage(NTT) / Takashi Hashimoto(Panasonic) / Masanori Natsui(Tohoku Univ.) / Kei Kawamura(KDDI Research) / Keita Takahashi(Nagoya Univ.) / Seiya Shibata(NEC) / Yukio Mitsuyama(Kochi Univ. of Tech.) / 北村 崇師(産総研) / 高瀬 英希(京大) / 田中 清史(北陸先端大) / 早川 栄一(拓殖大) / 久住 憲嗣(九大) / Masaaki Kondo(Univ. of Tokyo) / Ryota Shioya(Univ. of Tokyo) / 田中 美帆(富士通研) / Yohei Hasegawa(Toshiba Memory)
幹事補佐氏名(和) / / 伊藤 靖朗(広島大) / 津邑 公暁(名工大) / 小林 悠記(NEC) / 中原 啓貴(東工大) / 木村 康男(東京工科大) / 中澤 日出樹(弘前大) / 寺迫 智昭(愛媛大) / 伊藤 浩之(東工大) / 柘植 政利(ソシオネクスト) / 廣瀬 哲也(神戸大) / 早瀬 和也(NTT) / 松尾 康孝(NHK) / 岩崎 裕江(NTT)
幹事補佐氏名(英) / / Yasuaki Ito(Hiroshima Univ.) / Tomoaki Tsumura(Nagoya Inst. of Tech.) / Yuuki Kobayashi(NEC) / Hiroki Nakahara(Tokyo Inst. of Tech.) / Yasuo Kimura(Tokyo Univ. of Tech.) / Hideki Nakazawa(Hirosaki Univ.) / Tomoaki Terasako(Ehime Univ.) / Hiroyuki Ito(Tokyo Inst. of Tech.) / Masatoshi Tsuge(Socionext) / Tetsuya Hirose(Kobe Univ.) / Kazuya Hayase(NTT) / Yasutaka Matsuo(NHK) / Hiroe Iwasaki(NTT)

講演論文情報詳細
申込み研究会 Technical Committee on VLSI Design Technologies / Technical Committee on Dependable Computing / Technical Committee on Computer Systems / Technical Committee on Reconfigurable Systems / Technical Committee on Component Parts and Materials / Technical Committee on Integrated Circuits and Devices / Technical Committee on Image Engineering / Special Interest Group on System and LSI Design Methodology / Special Interest Group on Embedded Systems / Special Interest Group on System Architecture
本文の言語 JPN
タイトル(和) スローウェーブ伝送線路におけるグランド構造の設計指針
サブタイトル(和)
タイトル(英) Design guideline of ground structure in slow wave transmission line
サブタイトル(和)
キーワード(1)(和/英) CMOS / CMOS
キーワード(2)(和/英) ミリ波 / Millimeter wave
キーワード(3)(和/英) グランドコプレーナ伝送線路 / Ground coplanar transmission line
キーワード(4)(和/英) コプレーナ伝送線路 / Coplanar transmission line
キーワード(5)(和/英) スローウェーブ伝送線路 / Slow wave transmission line
第 1 著者 氏名(和/英) 小林 知広 / Tomohiro Kobayashi
第 1 著者 所属(和/英) 広島大学(略称:広島大)
Hiroshima University(略称:Hiroshima Univ)
第 2 著者 氏名(和/英) 天川 修平 / Syuhei Amakawa
第 2 著者 所属(和/英) 広島大学(略称:広島大)
Hiroshima University(略称:Hiroshima Univ)
第 3 著者 氏名(和/英) 吉田 毅 / Takeshi Yoshida
第 3 著者 所属(和/英) 広島大学(略称:広島大)
Hiroshima University(略称:Hiroshima Univ)
第 4 著者 氏名(和/英) 藤島 実 / Minoru Fujishima
第 4 著者 所属(和/英) 広島大学(略称:広島大)
Hiroshima University(略称:Hiroshima Univ)
発表年月日 2018-12-06
資料番号 CPM2018-88,ICD2018-49,IE2018-67
巻番号(vol) vol.118
号番号(no) CPM-336,ICD-337,IE-338
ページ範囲 pp.3-7(CPM), pp.3-7(ICD), pp.3-7(IE),
ページ数 5
発行日 2018-11-28 (CPM, ICD, IE)